发表机构
Bradley Department of Electrical Computer Engineering Virginia Tech（弗吉尼亚理工大学布拉德利电气与计算机工程系）
机构由 AI 辅助整理，请以论文原文为准。AI 中文总结
本研究对 GF 12LP FinFET 进行 292 K 至 10 mK 低温表征，提出固定电流法提取低电流指标，并构建温度连续紧凑模型，支持量子比特控制，保留 PDK 合格性。
AI 中文摘要
我们报道了 GlobalFoundries (GF) 12LP 常规阈值电压 (RVT) n 型和 p 型 FinFET 的低温表征与紧凑建模，测量温度范围从 292 K 到 10 mK。两种器件在无载流子冻析效应的情况下均保持亚开尔文栅极控制能力，其中 n 型器件展现出 24.8 mV/dec 的固有亚阈值摆幅 (SS) 下限。为规避高片上串联布线电阻对峰值跨导提取的干扰，我们采用了固定电流 (3.26 uA/um) 方法。这些低电流指标通过动态参数注入支撑了一个覆盖 1.36 K 至 292 K 的连续紧凑模型，同时保留了室温工艺设计套件 (PDK) 的合格性。
英文摘要
We report cryogenic characterization and compact modeling of GlobalFoundries (GF) 12LP regular-voltage-threshold (RVT) n- and p-FinFETs, measured from 292 K to 10 mK. Both devices retain sub-Kelvin gate control without carrier freeze-out, with the n-type device exhibiting an intrinsic sub-threshold slope (SS) floor of 24.8 mV/dec. To bypass high on-chip series routing resistance that confounds peak-gm extraction, we adopt a fixed-current (3.26 uA/um) methodology. These low-current metrics inform a continuous 1.36 K to 292 K compact model using dynamic parameter injection, preserving room-temperature process development kit (PDK) qualification.
Comments4 pages, 1 table, 6 figures
