arXivDaily arXiv每日学术速递 周一至周五更新
arXiv周末暂无论文更新,休息一下吧,周末愉快~~

采用EDMOS晶体管的超紧凑V波段差分功率放大器:基于22nm FD-SOI CMOS工艺,1dB压缩点输出功率P1dB达18.1 dBm,功率附加效率PAE为21%

An Ultra-Compact Differential V-Band Power Amplifier Using EDMOS Transistors With 18.1 dBm P1dB and 21% PAE in 22nm FD-SOI CMOS

Han Zhou, Torgil Kjellberg, Haojie Chang, Christian Fager

arXiv 2608.24686首次发表:更新:

AI 中文总结

该研究基于22nm FD-SOI CMOS工艺,采用EDMOS器件设计超紧凑V波段差分毫米波功率放大器,实现18.1 dBm P1dB、21% PAE及2.6 W/mm²功率密度,为同类单向两级CMOS共源共栅PA中最高。

AI 中文摘要

本文介绍了一款采用22nm FD-SOI CMOS工艺(22FDX+)设计与实现的紧凑全差分两级毫米波共源共栅功率放大器(PA)。该PA采用22FDX+中新引入的漏极扩展型MOS(EDMOS)器件,结合精心设计的器件核心与变压器巴伦。在50 GHz频率下,该原型实现了18.8 dBm饱和输出功率(PSAT)、18.1 dBm 1dB压缩点输出功率(P1dB),以及P1dB处21%的功率附加效率(PAE)。据我们所知,该工作在单向两级CMOS共源共栅PA中实现了2.6 W/mm²的最高报道功率密度。

英文摘要

This paper presents a compact, fully differential, two-stage millimeter-wave (mm-wave) cascode power amplifier (PA) designed and implemented in a 22nm FD-SOI CMOS process (22FDX+). The PA employs the newly introduced extended-drain MOS (EDMOS) device in 22FDX+, together with a carefully engineered device core and transformer baluns. At 50 GHz, the prototype achieves 18.8 dBm saturated output power (PSAT), 18.1 dBm 1-dB compression output power P1dB, and 21% power-added efficiency (PAE) at P1dB. To the best of our knowledge, this work achieves the highest reported power density of 2.6 W/mm2 among single-way, two-stage CMOS cascode PAs.

论文原文

arXiv 摘要页 · PDF 原文 · HTML 原文

↑