SpikeX: Exploring Accelerator Architecture and Network-Hardware Co-Optimization for Sparse Spiking Neural Networks
Department of Electrical and Computer Engineering, University of California at Santa Barbara（电气与计算机工程系，加州大学圣芭芭拉分校）
针对稀疏脉冲神经网络硬件加速效率不足的问题，提出SpikeX脉动阵列加速器架构及网络-硬件协同优化方法，在保证精度的同时大幅降低能量延迟积。
2025-05-18 cs.AI cs.AR cs.NE
Sparsity-Aware Hardware-Software Co-Design of Spiking Neural Networks: An Overview
University of Arizona（亚利桑那大学）
本文综述了稀疏脉冲神经网络（SNNs）的硬件-软件协同设计，探讨了稀疏性表示、硬件架构和训练技术对硬件效率的影响，旨在为嵌入式神经形态系统利用稀疏SNNs的计算优势提供指导。
2024-08-26 cs.AI cs.AR
Efficient Implementation of a Multi-Layer Gradient-Free Online-Trainable Spiking Neural Network on FPGA
Western Sydney University（西悉尼大学）；Defence Science and Technology Group, Department of Defence（国防部国防科学技术集团）
本文在FPGA上高效实现了无需梯度的多层在线可训练脉冲神经网络ODESA，通过局部自适应阈值、WTA约束和改进权重更新规则，在保持性能的同时显著降低硬件需求。
2023-05-31 cs.AI cs.AR cs.NE
Hardware/Software Co-Design for Spike Based Recognition
Intelligent Systems Research Centre（智能系统研究中心）；University of Ulster（阿尔斯特大学）
基于递归发放神经元的实际应用由于其非平凡的学习算法而受到限制。尖峰神经元的时间性质更有利于硬件实现，其中信号可以以二进制形式表示，并且可以通过使用尖峰进行通信。这项工作探讨了可重构平台上的递归尖峰神经元实现的潜力及其在基于时间的应用中的适用性。研究了储备池计算的理论框架，并给出了相应的软硬件实现方法。在这个框架中，只训练读出神经元，这克服了在网络级训练的负担。这些递归神经网络被称为微电路，被视为皮质计算中的基本计算单元。本文研究了递归神经水库的潜力，并提出了一种新的硬件/软件的FPGA上实现的策略。该设计的实施和功能测试的背景下，语音识别应用程序。
2008-07-14 cs.AI cs.CE cs.NE
SpikingNeRF: Making Bio-inspired Neural Networks See through the Real World
Institute of Automation, Chinese Academy of Sciences（中国科学院自动化研究所）；School of Future Technology, University of Chinese Academy of Sciences（中国科学院大学未来技术学院）；China Electric Power Research Institute Co., Ltd（中国电力科学研究院有限公司）
SpikingNeRF通过将SNN时间维度与NeRF光线对齐并设计时间填充与压缩策略，首次在神经形态硬件上实现低能耗、高质量的3D渲染，能耗平均降低70.79%。
2024-11-19 cs.AI cs.CV cs.NE
Towards 3D Acceleration for low-power Mixture-of-Experts and Multi-Head Attention Spiking Transformers
University of California Santa Barbara（加州大学圣巴巴拉分校）；Georgia Institute of Technology（佐治亚理工学院）；Burapha University（布拉帕大学）
针对脉冲Transformer缺乏高并行类脑计算硬件支持的问题，本文提出首个面向低功耗混合专家与多头注意力脉冲Transformer的3D硬件架构，通过3D堆叠集成实现能效与延迟的显著优化。
2024-12-07 cs.AI cs.AR cs.NE
Elastic Spiking Transformers for Efficient Gesture Understanding
Fondazione Bruno Kessler（布鲁诺·科塞拉基金会）；Politecnico di Torino（托斯纳理工大学）
本文提出弹性刺激转换器，通过动态调整网络宽度和注意力头数，实现高效的 gesture 理解，在资源受限的边缘设备上支持实时识别。
2026-05-04 cs.AI cs.CV cs.NE
Scalable Learning in Structured Recurrent Spiking Neural Networks without Backpropagation
Department of Electrical and Computer Engineering（电气与计算机工程系）；Worcester Polytechnic Institute（沃斯特理工学院）
本文提出一种结构化多层递归SNN架构，通过局部密集递归层与稀疏小世界长程连接相结合，实现无需反向传播的监督学习，展示了稀疏全局通信和纯局部突触更新的高效学习方法。
2026-05-01 cs.AI cs.LG cs.NE
ADMM-Based Training for Spiking Neural Networks
Department of Information Engineering (DEI), University of Padova, Italy（帕多瓦大学信息工程系）；Department of Information Engineering (DII), University of Brescia, Italy（布雷西亚大学信息工程系）；Department of Methematics ``Tullio-Levi Civita'', University of Padova, Italy（帕多瓦大学数学系）
本文提出基于ADMM的SNN训练方法，解决步骤函数非可导问题，通过迭代优化提升训练效率与可扩展性。
2026-01-18 cs.AI cs.LG cs.NE
Quantized Context Based LIF Neurons for Recurrent Spiking Neural Networks in 45nm
University of California, Santa Barbara（加州大学圣巴巴拉分校）
本研究首次在45nm硬件上实现了基于上下文的循环脉冲神经网络，提出量化版CLIF神经元（qCLIF），通过软硬件协同设计在保持90%准确率的同时实现了高扩展性和面积效率。
2024-04-28 cs.AI cs.AR cs.CV
When In-memory Computing Meets Spiking Neural Networks -- A Perspective on Device-Circuit-System-and-Algorithm Co-design
Yale University（耶鲁大学）
本综述探讨脉冲神经网络与模拟存内计算的交叉，强调二者在低功耗边缘计算中的协同潜力，并指出需通过器件到系统的协同设计来解决系统级瓶颈，推动低功耗神经形态计算发展。
2024-08-22 cs.AI cs.AR cs.LG
An FPGA-Based Spiking Neural Network for Spatiotemporal Pattern Learning and Classification
Syracuse University（雪城大学）
本研究提出一种用于时空模式分类的多层SNN的FPGA实现方案，采用仅时间前向训练算法，在MNIST等数据集上达到与BPTT训练的SNN、LSTM相当的准确率，且吞吐量更高、能耗更低。
2026-10-14 cs.AI cs.LG
Gridbot: An autonomous robot controlled by a Spiking Neural Network mimicking the brain's navigational system
Rutgers University（罗格斯大学）
诚然，“最好的”神经网络不一定是具有最“类脑”行为的网络。然而，理解生物智能是几个不同学科的基本目标。将我们对智能的理解转化为机器是机器人技术中的一个基本问题。在神经科学新进展的推动下，我们开发了一个尖峰神经网络（SNN），该网络从越来越多的实验证据中得出，许多单个神经元与空间导航相关。通过遵循大脑的结构，我们的模型假设没有初始的所有对所有的连接，这可能会抑制其翻译到神经形态硬件，并通过将其识别的组件映射到有限数量的神经表征中，通过尖峰时间依赖可塑性（STDP）来学习未知的领域。在我们正在进行的努力，采用生物启发SNN控制的机器人在现实世界的空间映射应用程序，我们在这里演示如何SNN可以鲁棒地控制自主机器人在映射和探索未知的环境，同时补偿其自身固有的硬件缺陷，如部分或全部损失的视觉输入。
2018-07-05 cs.AI q-bio.NC
Computing with hardware neurons: spiking or classical? Perspectives of applied Spiking Neural Networks from the hardware side
虽然经典神经网络在机器学习领域占据领先地位，但尖峰神经形态系统引起了神经科学的关注和大型项目。脉冲神经网络被证明能够在应用任务中替代经典神经元网络。这项工作探讨了最近的硬件设计，重点是从能源效率方面为两种神经元类型的前景应用（如卷积神经网络），以分析是否有可能为尖峰神经形态硬件成长为更广泛的使用。我们的比较表明，尖峰硬件至少在相同的能源效率水平上，甚至在基本操作水平上高于非尖峰硬件。然而，在系统级别上，由于具有长系列尖峰的低效数据表示，尖峰系统被胜过并且消耗更多的能量。如果开发出最小化尖峰数量的尖峰驱动应用，则尖峰神经系统可以达到经典神经系统的能量效率水平。然而，在不久的将来，这两种类型的神经形态系统可能会受益于新兴的存储器技术，最大限度地减少两种神经元类型的计算和存储器的能耗。这将使基础设施和数据传输能源在系统层面占据主导地位。我们预计尖峰神经元有一些好处，这将允许实现更好的能量结果。然而，大量尖峰的问题仍然是尖峰硬件系统的主要瓶颈。
2016-04-06 cs.NE
Linearized Bregman Iterations for Sparse Spiking Neural Networks
Silicon Austria Labs（硅奥地利实验室）；Software Competence Center Hagenberg（哈根贝格软件能力中心）；Institute of Signal Processing, Johannes Kepler University Linz（林茨约翰内斯开普勒大学信号处理研究所）
本文提出线性化Bregman迭代作为训练脉冲神经网络的优化器，通过迭代最小化Bregman距离和近端软阈值更新来实现稀疏性，实验表明其在保持准确性的同时减少活跃参数约50%。
2026-03-17 cs.NE eess.SP
Spiking Transformer Hardware Accelerators in 3D Integration
本文提出了首个3D spiking transformer硬件架构与设计方法，通过架构与物理设计协同优化及3D集成技术，显著提升了能耗和延迟性能。
2024-11-11 cs.AR cs.NE
Training Spiking Deep Networks for Neuromorphic Hardware
University of Waterloo（滑铁卢大学）
我们描述了一种训练尖峰深度网络的方法，该网络可以使用泄漏积分和激发（LIF）神经元运行，在五个数据集上实现了尖峰LIF网络的最新结果，包括大型ImageNet ILSVRC-2012基准测试。我们将深度人工神经网络转换为尖峰网络的方法是可扩展的，并且适用于各种神经非线性。我们通过软化神经响应函数来实现这些结果，使其导数保持有界，并通过使用噪声训练网络来提供对尖峰引入的可变性的鲁棒性。我们的分析表明，这些网络在神经形态硬件上的实现将比传统硬件上的等效非尖峰网络高出许多倍。
2016-11-16 cs.LG cs.NE
Community detection with spiking neural networks for neuromorphic hardware
我们目前的结果相关的性能的社区发现，其中包括事件驱动的计算算法。我们定义了一个映射，该映射将图G映射到尖峰神经元系统。使用具有抑制性和兴奋性突触连接两者的完全连接的尖峰发放神经元系统，可以将同一社区内的神经元的放电模式与不同社区中的神经元的放电模式区分开。在一个128个顶点的随机图和已知的社区结构，我们表明，通过使用二进制解码和汉明距离为基础的度量，可以确定个人社区的尖峰训练相似性。使用双极解码和有限速率阈值，我们验证了抑制连接防止尖峰模式的传播。
2017-11-20 cs.NE
Algorithm and Hardware Design of Discrete-Time Spiking Neural Networks Based on Back Propagation with Binary Activations
提出了一种新的基于反向传播的离散脉冲神经网络（SNN）训练算法。受二值化神经网络的最新深度学习算法的启发，使用具有直通梯度估计器的二进制激活来对泄漏积分放电尖峰神经元进行建模，克服了使用反向传播训练SNN的困难。提出了两种SNN训练算法：（1）不连续积分的SNN，适用于速率编码的输入尖峰信号;（2）连续积分的SNN，具有更好的通用性，可以处理具有时间信息的输入尖峰信号。在40 nm CMOS中设计的神经形态硬件利用了尖峰稀疏性，并表现出高分类准确性（MNIST上>98%）和低能量（48.4-773 nJ/图像）。
2017-09-19 cs.NE
An Efficient Software-Hardware Design Framework for Spiking Neural Network Systems
脉冲神经网络（SNN）是模仿大脑自然行为的第三代神经网络（NN）。通过基于二进制输入/输出的处理，SNN提供更低的复杂度、更高的密度和更低的功耗。这项工作提出了一个有效的软件-硬件设计框架开发SNN系统的硬件。此外，本文还提出了一种基于分组交换通信方式的低成本神经突触核的设计方案。评估结果表明，大小为784：1200：1200：10的ANN到SNN的转换方法对MNIST的准确率为99%，而无监督的STDP在大小为784：400的情况下的准确率为89%。256个神经元和65 k个突触的设计也在ASIC 45 nm技术中实现，面积成本为0.205 $m m^2$。
2020-03-22 cs.NE
Benchmarking Deep Spiking Neural Networks on Neuromorphic Hardware
随着越来越多的基于事件的神经形态硬件系统正在开发中的大学和工业，有一个领域的具体措施，以评估其性能的需求越来越大。在这项工作中，我们使用的方法转换预先训练的非尖峰到脉冲神经网络的性能损失和测量的能量每推理的神经形态硬件系统（BrainScaleS，Spikey，SpiNNaker）和CPU（NEST）和CPU/GPU（GeNN）的共同模拟框架。对于模拟硬件，我们进一步应用一种称为硬件在环训练的再训练技术来应对设备失配。对五个不同的网络进行了分析，其中包括三个通过神经架构搜索框架自动优化发现的网络。我们证明，转换损耗通常低于百分之一的数字实现，并适度较高的模拟系统的好处是低得多的能源每推理成本。
2020-10-26 cs.NE
Spiking Linear Dynamical Systems on Neuromorphic Hardware for Low-Power Brain-Machine Interfaces
神经形态架构通过使用许多简单的尖峰神经元代替传统硬件来实现低功耗操作。在这里，我们开发了精确的线性计算方法，在脉冲神经网络和使用这些方法来映射到现有的神经形态芯片的线性动力系统（LDS）的演变：IBM的TrueNorth。我们分析表征，并数值验证，尖峰LDS状态序列和它的非尖峰对应之间的差异。这些分析结果揭示了神经形态计算中时间、空间、能量和精度之间的多方面权衡。为了证明我们的工作的实用性，我们实现了一个神经形态卡尔曼滤波器（KF），并使用它离线解码人类的语音音高从神经数据。神经形态KF可用于神经科学以外的领域的低功耗滤波，如导航或机器人。
2018-06-05 cs.NE q-bio.NC
Energy-Efficient Digital Design: A Comparative Study of Event-Driven and Clock-Driven Spiking Neurons
Control and Computer Engineering Department, Politecnico di Torino（理工学院控制与计算机工程系）
本文通过比较事件驱动与时钟驱动脉冲神经元的性能，探讨了在硬件加速中实现节能设计的关键因素和优化方法。
2025-06-16 cs.AI cs.NE
Hardware-Software Co-optimised Fast and Accurate Deep Reconfigurable Spiking Inference Accelerator Architecture Design Methodology
本文提出软硬件协同优化策略，将软件训练的DNN移植为低精度SNN，在新型可重构脉冲推理加速器上实现快速精准推理，FPGA原型的能效与资源利用率均优于现有最优水平，可支撑边缘端高效脉冲计算应用。
2024-10-30 cs.NE
Fine-Tuning Surrogate Gradient Learning for Optimal Hardware Performance in Spiking Neural Networks
本研究探讨脉冲神经网络中代理梯度函数、beta和膜阈值等超参数对硬件性能的影响，发现微调这些参数可在几乎不损失准确率的情况下显著降低推理延迟并提升加速器效率。
2024-02-09 cs.NE
Neuromorphic Hardware In The Loop: Training a Deep Spiking Network on the BrainScaleS Wafer-Scale System
在模拟神经形态硬件上仿真脉冲神经网络比在传统计算机上仿真它们有几个优点，特别是在速度和能耗方面。然而，这通常是以减少对仿真网络的动态控制为代价的。在本文中，我们演示了如何迭代训练的硬件仿真网络可以补偿模拟基板引起的异常。我们首先将在软件中训练的深度神经网络转换为BrainScaleS晶圆级神经形态系统上的尖峰网络，从而与生物时域相比实现了10000的加速因子。该映射之后是在环训练，在每个训练步骤中，网络活动首先记录在硬件中，然后用于通过反向传播计算软件中的参数更新。一个重要的发现是，参数更新不必是精确的，而只需要近似地遵循正确的梯度，这简化了更新的计算。使用这种方法，经过几十次迭代，尖峰网络显示出接近理想的软件仿真原型的准确性。所提出的技术表明，模拟神经形态设备上模拟的深尖峰网络可以获得良好的计算性能，尽管模拟基板的固有变化。
2017-03-06 cs.NE
Synchronized Stepwise Control of Firing and Learning Thresholds in a Spiking Randomly Connected Neural Network toward Hardware Implementation
提出面向硬件的脉冲随机连接RNN的内在和突触可塑性模型，通过同步步进控制放电与学习阈值实现自组织，并在离散化参数下验证其有效性与电路简化优势。
2024-04-26 cs.NE
Solving a steady-state PDE using spiking networks and neuromorphic hardware
神经形态处理器的广泛并行的脉冲神经网络可以实现计算上强大的公式化。虽然最近的兴趣主要集中在机器学习任务上，但适当应用的空间是广泛的，并在不断扩大。在这里，我们利用并行和事件驱动的结构来解决稳态热方程使用随机游走方法。随机游走可以完全在脉冲神经网络内使用随机神经元行为执行，我们提供了IBM TrueNorth和Intel Loihi实现的结果。此外，我们将此算法定位为神经形态系统的潜在可扩展基准。
2020-05-21 cs.CE cs.NE
Spiking Approximations of the MaxPooling Operation in Deep SNNs
University of Waterloo（滑铁卢大学）；University of British Columbia（不列颠哥伦比亚大学）
脉冲神经网络（SNN）是一个新兴的受生物启发的神经网络领域，已显示出低功耗AI的前景。存在许多用于构建深度SNN的方法，其中人工神经网络（ANN）到SNN的转换非常成功。卷积神经网络（CNN）中的MaxPooling层是对中间特征图进行下采样并引入平移不变性的组成部分，但缺乏其硬件友好的尖峰等效物限制了此类CNN向深度SNN的转换。在本文中，我们提出了两种硬件友好的方法来实现深度SNN中的Max-Pooling，从而便于将具有MaxPooling层的CNN轻松转换为SNN。首先，我们还在英特尔的Loihi神经形态硬件（MNIST，FMNIST和CIFAR 10数据集）上执行具有spiking-MaxPooling层的SNN;因此，显示了我们方法的可行性。
2022-05-14 cs.AI cs.CV cs.LG
Bridging Quantized Artificial Neural Networks and Neuromorphic Hardware
本文提出SDANN框架，直接在神经形态硬件上实现量化人工神经网络，无需调参或性能损失，并通过偏置校准和缩放积分方法解决位宽限制，实验证明其精度与量化ANN完全一致，且在真实硬件上验证了可行性。
2025-06-22 cs.NE
Spiking Neural Networks Hardware Implementations and Challenges: a Survey
CEA-LETI（法国原子能和替代能源委员会电子信息技术实验室）
类脑计算从此成为学术界和工业界的主要研究领域。与冯·诺依曼机器相反，受大脑启发的处理器旨在使内存和计算元素更接近，以有效地评估机器学习算法。近年来，脉冲神经网络（Spiking Neural Networks）成为深度学习的重要组成部分。它们有望提高神经网络的计算性能和效率，但最适合于能够支持其时间动态的硬件。在这次调查中，我们提出了脉冲神经网络的硬件实现的最新技术水平和当前的趋势，在算法阐述从模型选择到训练机制。现有解决方案的范围很广泛;因此，我们提出了总体框架，并根据具体情况研究了相关的特殊性。我们描述的策略，利用这些事件驱动的算法在硬件层面的特点，并讨论其相关的优势和挑战。
2020-05-04 cs.CV cs.NE
Supervised learning in Spiking Neural Networks with Limited Precision: SNN/LP
针对脉冲神经网络提出了一种新的监督学习算法SNN/LP。该新颖算法对突触权重和突触延迟两者都使用有限的精度;在每种情况下为3位。另外，遗传算法用于监督训练。结果与以前发表的工作相当或更好。所得结果适用于大规模硬件神经网络的实现。其中一个经过训练的网络是在可编程硬件中实现的。
2014-07-01 cs.NE
Boosting Throughput and Efficiency of Hardware Spiking Neural Accelerators using Time Compression Supporting Multiple Spike Codes
University of California, Santa Barbara（加利福尼亚大学圣巴巴拉分校）；Texas A&M University（得克萨斯农工大学）
脉冲神经网络（SNN）是第三代神经网络，可以探索速率和时间编码，以实现能量高效的事件驱动计算。然而，现有SNN设计的决策精度取决于在长时间内处理大量尖峰。然而，SNN硬件加速器的切换功率与所处理的尖峰的数量成比例，而尖峰序列的长度限制了吞吐量和静态功率效率。本文提出了第一个研究开发时间压缩显着提高吞吐量和减少数字硬件SNN加速器的能量消耗，同时适用于多个尖峰码。所提出的压缩架构包括低成本的输入尖峰压缩单元，新颖的输入和输出加权尖峰神经元，和可重构的时间常数缩放，以支持大而灵活的时间压缩比。我们的压缩架构可以透明地应用于任何给定的预先设计的SNN采用速率或时间代码，同时引起神经模型，学习算法和硬件设计的最小修改。使用尖峰语音和图像识别数据集，我们证明了支持高达16倍的大时间压缩比的可行性，在吞吐量，能耗，硬件面积，运行时间，能量和分类精度之间的权衡，分别基于Xilinx Zynq-7000 FPGA上的不同尖峰代码，提供高达15.93倍，13.88倍和86.21倍的改进。这些结果是实现的，而招致很少的额外硬件开销。
2019-09-10 cs.LG cs.NE
hxtorch.snn: Machine-learning-inspired Spiking Neural Network Modeling on BrainScaleS-2
神经形态系统需要用户友好的软件来支持实验的设计和优化。在这项工作中，我们提出了我们的开发一个基于机器学习的建模框架的BrainScaleS-2神经形态系统，以满足这一需求。这项工作代表了对以前工作的改进，以前的工作要么集中在BrainScaleS-2的矩阵乘法模式上，要么缺乏完全自动化。我们的框架名为hxtorch.snn，可以在PyTorch中实现脉冲神经网络的硬件在环训练，包括支持全自动硬件实验工作流程中的自动区分。此外，hxtorch.snn还有助于在硬件仿真和软件仿真之间进行无缝转换。我们展示了hxtorch.snn在使用阴阳数据集的分类任务上的能力，该数据集采用基于梯度的方法，具有替代梯度和来自BrainScaleS-2硬件系统的密集采样膜观察。
2022-12-23 cs.NE
Brain-Inspired Hardware for Artificial Intelligence: Accelerated Learning in a Physical-Model Spiking Neural Network
Kirchhoff Institute for Physics, Heidelberg University（海德堡大学基尔霍夫物理研究所）；Department of Physiology, University of Bern（伯尔尼大学生理学系）；University of Bern（伯尔尼大学）；Heidelberg University（海德堡大学）；Kirchhoff Institute for Physics（基尔霍夫物理研究所）
人工智能的未来发展将受益于新的、非传统的大脑启发计算基底的存在。神经形态计算机的目标是提供这样一种基底，以再现大脑在自适应、低功耗信息处理方面的能力。我们提出了BrainScaleS-2混合信号神经形态系统的原型芯片的结果，该系统采用物理模型方法，相对于生物实时的，脉冲神经网络动力学加速1000倍。使用嵌入式可塑性处理器，我们都模拟乒乓街机视频游戏，并实现了本地可塑性规则，使强化学习，允许片上神经网络学习玩游戏。实验证明了所采用的方法的关键方面，如加速和灵活的学习，高能效和抗噪声能力。
2019-10-01 cs.AI cs.ET cs.NE
Accurate Mapping of RNNs on Neuromorphic Hardware with Adaptive Spiking Neurons
本文提出一种基于ΣΔ调制的自适应脉冲神经元lpRNN架构，实现RNN到SNN的精确映射，并在Loihi芯片上以3位权重达到音频基准最先进分类结果。
2024-07-18 cs.NE eess.AS
A Hardware-Aware Open-Source Framework for Design Space Exploration of Mixed-Signal Spiking Neural Networks
Lockheed Martin（洛克希德·马丁）
该研究针对边缘节能神经形态计算，提出开源硬件感知仿真框架用于混合信号SNN设计空间探索，支持多种模型与突触，纳入器件非线性优化参数，经基准测试报告多指标，助力跨层探索与配置确定。
2026-07-14 cs.NE eess.SP
Hyperdimensional Computing with Spiking-Phasor Neurons
向量符号架构（VSAs）是一个强大的框架，用于表示组合推理。它们适用于神经网络实现，使我们能够创建能够执行认知功能的神经网络，如空间推理、算术、符号绑定和逻辑。但是所涉及的向量可能相当大，因此另一个标签是超维（HD）计算。神经形态硬件的进步有望将神经网络的运行时间和能量足迹减少几个数量级。在本文中，我们扩展了一些开创性的工作，以运行VSA算法的尖峰神经元，可以有效地运行在神经形态硬件的基板上。
2023-02-28 cs.NE
In-Hardware Learning of Multilayer Spiking Neural Networks on a Neuromorphic Processor
虽然在机器学习中广泛使用，但反向传播不能直接应用于SNN训练，并且在模拟生物神经元和突触的神经形态处理器上不可行。这项工作提出了一种基于尖峰的反向传播算法与生物合理的本地更新规则，并适应它，以适应在神经形态硬件的约束。该算法在Intel Loihi芯片上实现，实现了移动应用中多层SNN的低功耗硬件监督在线学习。我们在MNIST，Fashion-MNIST，CIFAR-10和MSTAR数据集上测试了这种实现，具有良好的性能和能源效率，并证明了增量在线学习的可能性。
2021-05-08 cs.DC cs.ET cs.NE
PyCARL: A PyNN Interface for Hardware-Software Co-Simulation of Spiking Neural Network
提出了一种基于PyNN的通用Python编程接口PyCARL，用于脉冲神经网络（SNN）的软硬件协同仿真。通过PyCARL，我们做出了以下两个关键贡献。首先，我们提供PyNN到CARLsim的接口，CARLsim是一个计算效率高，GPU加速和生物药理学详细的SNN模拟器。PyCARL促进了机器学习模型的联合开发以及CARLsim和PyNN用户之间的代码共享，促进了集成和更大的神经形态社区。其次，我们在PyCARL中集成了最先进的神经形态硬件（如TrueNorth，Loihi和DynapSE）的周期精确模型，以准确地建模延迟通信神经元之间的尖峰并降低性能的硬件延迟。PyCARL允许用户分析和优化其机器学习模型的纯软件仿真和软硬件联合仿真之间的性能差异。我们表明，系统设计人员还可以使用PyCARL在产品开发阶段的早期进行设计空间探索，从而加快神经形态产品的部署时间。我们使用功能测试、合成SNN和实际应用程序评估PyCARL的内存使用情况和模拟时间。我们的研究结果表明，对于大型SNN，PyCARL与CARLsim相比不会导致任何显着的开销。我们还使用PyCARL来分析这些SNN的最先进的神经形态硬件，并展示了显着的性能偏差，从软件模拟。PyCARL允许在模型开发的早期评估和最小化这些差异。
2020-05-12 cs.NE
Design Space Exploration of Hardware Spiking Neurons for Embedded Artificial Intelligence
机器学习在研究和工业中产生了前所未有的兴趣，这是由于最近在图像分类和对象识别等许多应用环境中取得的成功。然而，这些系统的部署需要巨大的计算能力，从而使它们不适合嵌入式系统。为了解决这个问题，许多研究人员正在研究脑启发计算，这将是传统的基于冯诺依曼架构的计算机（CPU/GPU）的完美替代品，满足计算性能的要求，但不符合能源效率。因此，神经形态的硬件电路，适用于并行和分布式计算需要设计。本文以脉冲神经网络为研究对象，从信息编码方法和硬件实现两个方面进行了深入的研究。在这种情况下，我们提出了一个神经形态硬件设计空间探索的框架，它允许定义一个合适的架构的基础上，特定于应用程序的约束，并从各种各样的可能的架构选择。对于这个框架，我们已经开发了一个行为级模拟器的neuromorphic硬件架构的探索命名为NAXT。此外，我们提出了标准速率编码技术的修改版本，以与时间编码范式进行权衡，其特征在于在网络中传播的尖峰数量较少。因此，我们能够减少尖峰的数量，同时保持相同的神经元模型，这导致SNN处理的事件更少。通过这样做，我们试图减少硬件消耗的功率。此外，我们提出了三个神经形态硬件架构，以定量研究SNN的实现。这些架构来自一个新的漏斗状的设计空间探索框架的神经形态硬件。
2019-10-01 cs.NE
Compiling Spiking Neural Networks to Mitigate Neuromorphic Hardware Constraints
脉冲神经网络（SNN）是在资源和功耗受限的平台上进行时空模式识别的有效计算模型。在神经形态硬件上执行的SNN可以进一步降低这些平台的能耗。随着模型大小和复杂性的增加，将基于SNN的应用映射到基于瓦片的神经形态硬件变得越来越具有挑战性。这归因于神经突触核心的限制，即交叉杆，仅容纳每个突触后神经元的固定数量的突触前连接。对于具有许多神经元和每个神经元的突触前连接的复杂的基于SNN的模型，（1）在训练之后可能需要修剪连接以适应交叉开关资源，从而导致模型质量的损失，例如，准确性，以及（2）神经元和突触需要被划分并放置在硬件的神经-突触核上，这可能导致延迟和能耗增加。在这项工作中，我们提出了（1）一种新的展开技术，将具有许多突触前连接的神经元功能分解为一系列同质神经元单元，以显着提高交叉杆利用率并保留所有突触前连接，以及（2）SpiNeMap，一种新的方法，将SNN映射到神经形态硬件上，旨在最大限度地减少能耗和尖峰延迟。
2020-11-27 cs.AR cs.NE
Benchmarking Fairness in Spiking Neural Networks: Data Bias, Spurious Features, and Hardware Effects
Jilin University（吉林大学）；Nanyang Technological University（南洋理工大学）；RMIT University（皇家墨尔本理工大学）
本文首次提出脉冲神经网络公平性基准，通过引入人口统计覆盖缺口、虚假特征泄漏和部署环境不匹配三个现实维度，系统评估了12种先进SNN在资源约束下的公平性-性能权衡。
2026-05-08 cs.AI cs.LG cs.NE
Hardware calibrated learning to compensate heterogeneity in analog RRAM-based Spiking Neural Networks
脉冲神经网络（SNN）可以释放基于模拟电阻式随机存取存储器（RRAM）的电路的全部功率，用于低功率信号处理。它们固有的计算稀疏性自然会带来能源效率方面的好处。实现鲁棒SNN的主要挑战是模拟CMOS电路和RRAM技术的固有可变性（异质性）。在这项工作中，我们评估了使用130 nm技术节点设计和制造的基于RRAM的神经形态电路的性能和可变性。基于这些结果，我们提出了一个神经形态硬件校准（NHC）SNN，其中的学习电路的测量数据进行校准。我们表明，通过考虑到在片外学习阶段测量的异质性特征，NHC SNN自我纠正其硬件非理想性，并学习以高精度解决基准任务。这项工作演示了如何处理神经元和突触的异质性，以提高时间任务的分类精度。
2022-02-10 cs.NE eess.SP
Conversion of Artificial Recurrent Neural Networks to Spiking Neural Networks for Low-power Neuromorphic Hardware
近年来，功耗低几个数量级的神经形态低功耗系统领域获得了显著的发展势头。然而，由于缺乏能够利用这种架构优势的算法，它们的广泛使用仍然受到阻碍。虽然表示学习算法的神经形态适应正在出现，但时间序列或可变长度输入的有效处理仍然很困难。循环神经网络（RNN）被广泛用于机器学习以解决各种序列学习任务。在这项工作中，我们提出了一种训练和约束方法，使机器学习（Elman）RNN映射到尖峰神经元的基底上，同时与当前和不久的将来的神经形态系统的能力兼容。这种“训练和约束”方法包括首先使用时间反向传播来训练RNN，然后离散化权重，最后通过将人工神经元的响应与尖峰神经元的响应相匹配来将它们转换为尖峰RNN。我们展示了我们的方法，通过映射一个自然语言处理任务（问题分类），在那里我们展示了整个映射过程的递归层的网络IBM的神经突触系统“TrueNorth”，一个尖峰为基础的数字神经形态硬件架构。TrueNorth对连接性、神经和突触参数施加了特定的约束。为了满足这些约束，需要将突触权重和神经活动离散化到16个级别，并将扇入限制为64个输入。我们发现，短的突触延迟足以在问题分类任务中实现RNN的动态（时间）方面。硬件约束模型在问题分类中实现了74%的准确性，同时在一个TrueNorth芯片上使用不到0.025%的内核，估计功耗约为17 uW。
2016-01-16 cs.NE
Towards spiking analog hardware implementation of a trajectory interpolation mechanism for smooth closed-loop control of a spiking robot arm
Universidad de Sevilla（塞维利亚大学）；SynSense AG（SynSense AG公司）；University of Zurich（苏黎世大学）；ETH Zurich（苏黎世联邦理工学院）
提出一种基于脉冲神经网络的机械臂闭环控制系统，包含移位WTA网络与脉冲比较器以实现轨迹插值与连续性控制，并在DYNAP-SE2平台部署验证了其有效性。
2025-01-23 cs.NE cs.RO
Spiking Neural Network on Neuromorphic Hardware for Energy-Efficient Unidimensional SLAM
Rutgers University（罗格斯大学）
高效节能的同时定位与地图构建（SLAM）是移动机器人探索未知环境的关键。哺乳动物的大脑通过一个专门的神经元网络来解决SLAM，表现出异步计算和基于事件的通信，能耗非常低。我们提出了一个大脑启发的脉冲神经网络（SNN）架构，通过引入基于脉冲的参考帧变换，视觉似然计算和贝叶斯推理来解决一维SLAM。我们将我们的神经形态算法集成到英特尔的Loihi神经形态处理器中，这是一种模仿大脑计算模式的非冯·诺依曼硬件。我们对我们的神经形态方法和广泛用于小型环境的GMapping算法之间的准确性和能效进行了比较分析。我们基于Loihi的SNN架构消耗的能量比在CPU上运行的GMapping少100倍，同时在头部方向定位和地图生成方面具有相当的准确性。这些结果为扩展我们的方法为Loihi控制的自主机器人提供主动SLAM替代解决方案铺平了道路。
2019-09-19 cs.NE cs.RO
DFSynthesizer: Dataflow-based Synthesis of Spiking Neural Networks to Neuromorphic Hardware
脉冲神经网络（SNN）是一种新兴的计算模型，它采用事件驱动的激活和生物启发的学习算法。基于SNN的机器学习程序通常在基于瓦片的神经形态硬件平台上执行，其中每个瓦片由称为交叉杆的计算单元组成，其映射程序的神经元和突触。然而，在现成的神经形态硬件上合成这样的程序是具有挑战性的。这是因为硬件的固有资源和延迟限制，其影响模型性能，例如，精度和硬件性能，例如，吞吐量我们提出了DFSynthesizer，一个端到端的框架，用于将基于SNN的机器学习程序合成到神经形态硬件。拟议的框架分四个步骤运作。首先，它分析了机器学习程序，并使用代表性数据生成SNN工作负载。其次，它划分SNN工作负载并生成适合目标神经形态硬件的交叉条的集群。第三，它利用同步数据流图（SDFG）的丰富语义来表示集群SNN程序，允许在关键硬件约束（如交叉杆的数量、每个交叉杆的尺寸、瓦片上的缓冲空间和瓦片通信带宽）方面进行性能分析。最后，采用一种新的调度算法在硬件的交叉开关上执行集群，保证了硬件性能。我们用10个常用的机器学习程序来评估DFSynthesizer。我们的研究结果表明，DFSynthesizer提供了更严格的性能保证相比，目前的映射方法。
2021-08-04 cs.AR cs.ET cs.NE
SpikingGamma: Surrogate-Gradient Free and Temporally Precise Online Training of Spiking Neural Networks with Smoothed Delays
CWI（荷兰国家数学与计算机科学研究中心）；University of Lübeck（吕贝克大学）
SpikingGamma通过内部递归记忆结构和sigma-delta spike编码，实现无替代梯度的在线训练，支持细时间模式学习和高效硬件映射。
2026-02-02 cs.LG cs.NE
Robustness from structure: Inference with hierarchical spiking networks on analog neuromorphic hardware
尖峰网络如何能够执行概率推理是一个有趣的问题，不仅对于理解大脑中的信息处理，而且对于将这些计算原理转移到神经形态硅电路。已经提出了一些计算能力强大的尖峰网络模型，但它们中的大多数仅在理想条件下在软件模拟中进行了测试。在模拟物理系统中的任何实现，无论是体内还是计算机模拟，通常都会由于底层衬底的物理特性而导致失真的动态。在本文中，我们讨论了几个这样的失真的影响，很难或不可能消除经典的校准例程或参数训练。然后，我们认为，分层网络的泄漏集成和消防神经元可以提供所需的物理实现的鲁棒性，并证明这与软件模拟和仿真的加速模拟neuromorphic设备。
2017-03-12 cs.NE q-bio.NC stat.ML
The Backpropagation Algorithm Implemented on Spiking Neuromorphic Hardware
University of Zurich（苏黎世大学）；ETH Zurich（苏黎世联邦理工学院）；Los Alamos National Laboratory（洛斯阿拉莫斯国家实验室）；Peking University（北京大学）
本研究在Intel Loihi神经形态处理器上实现了基于突触链门控的脉冲反向传播算法，首次实现全芯片训练，无需外部计算机，并在MNIST分类任务上达到与离线训练SNN相当的精度，适用于边缘计算。
2021-08-26 cs.AI cs.LG cs.NE
$SpikePack$: Enhanced Information Flow in Spiking Neural Networks with High Hardware Compatibility
本文提出$SpikePack$神经元模型，通过减少脉冲传输信息损失并兼容现代GPU与现有硬件，实现近无损ANN到SNN转换，在多种视觉任务上显著提升了准确率与效率。
2025-02-02 cs.NE
Hardware Implementation of Spiking Neural Networks Using Time-To-First-Spike Encoding
基于硬件的脉冲神经网络（SNN）由于具有低功耗和高度并行操作的特点，被认为是认知计算系统的理想候选者。在这项工作中，我们训练的SNN，其中的发射时间进行信息使用时间反向传播。具有512个隐藏神经元的时间编码SNN对于MNIST测试集显示出96.90%的准确性。此外，时间编码SNN的准确性上的设备变化的影响进行了研究，并与速率编码网络的效果进行了比较。在我们的SNN的硬件配置中，具有非对称浮栅的NOR型模拟存储器被用作突触器件。此外，我们提出了一个神经元电路，包括时间编码SNN的不应期发生器。通过SPICE电路仿真，对由突触和神经元组成的双层神经网络的性能进行了评估。具有128个隐藏神经元的网络显示出94.9%的准确率，与MNIST数据集的系统模拟相比降低了0.1%。最后，组成时间网络的每个块的延迟和功耗进行了分析，并与速率编码的网络取决于总的时间步长。假设网络的总时间步长数为256，时间网络消耗的功率比速率编码网络低15.12倍，并且可以以5.68倍的速度做出决策。
2021-10-22 cs.NE
Compiling Spiking Neural Networks to Neuromorphic Hardware
使用基于尖峰的计算模型实现的机器学习应用，例如，脉冲神经网络（SNN）在神经形态硬件上运行时具有很大的降低能耗的潜力。然而，编译SNN并将其映射到硬件是具有挑战性的，特别是当硬件的计算和存储资源（即交叉开关）需要在SNN的神经元和突触之间共享时。我们提出了一种方法来分析和编译SNN上的资源受限的神经形态硬件，提供保证的关键性能指标，如执行时间和吞吐量。我们的方法做出了以下三个关键贡献。首先，我们提出了一种贪婪的技术来划分SNN成神经元和突触的集群，使得每个集群可以适合交叉开关的资源。其次，我们利用丰富的语义和表现力的同步数据流图（SDFG）表示集群SNN和分析其性能使用Max-Plus代数，考虑可用的计算和存储容量，缓冲区大小和通信带宽。第三，我们提出了一个自定时的执行为基础的快速技术，编译和承认基于SNN的应用程序的神经形态硬件在运行时，动态适应硬件上的可用资源。我们评估我们的方法与标准的SNN为基础的应用程序，并证明了显着的性能改善相比，目前的做法。
2020-05-12 cs.AR cs.DC cs.NE
