面向 RISC-V Sargantana 处理器的浮点 HUB 加法器
Floating Point HUB Adder for RISC-V Sargantana Processor
AI总结：
针对就近舍入带来的硬件与时序需求，本文设计并在 Sargantana RISC-V 处理器中实现了一种定制化浮点 HUB 加法器。
摘要：
HUB 格式是一项新兴技术，用于在需要就近舍入时改善硬件资源与时间需求。另一方面，RISC-V 是一种开源 ISA，目前许多公司都在其设计中使用它。本文提出了一种在 Sargantana RISC-V 处理器中实现的定制浮点 HUB 加法器。
英文摘要：
HUB format is an emerging technique to improve the hardware and time requirement when round to nearest is needed. On the other hand, RISC-V is an open-source ISA that many companies currently use in their designs. This paper presents a tailored floating point HUB adder implemented in the Sargantana RISC-V processor.
机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。
