When Forgetting Builds Reliability: LLM Unlearning for Reliable Hardware Code Generation
Department of ECE, The George Washington University（电子工程系，乔治·华盛顿大学）
本文提出了一种针对LLM硬件代码生成的去学习框架，通过语法保持策略和细粒度损失机制有效去除不良知识，提升代码生成的可靠性。
2025-12-05 cs.AR cs.LG
FQTree: Fine-grained Quantization and Hardware Generation of Boosted Decision Trees
University of Bristol（布里斯托尔大学）；California Institute of Technology（加州理工学院）；Imperial College London（伦敦帝国学院）
本研究针对提升决策树的硬件部署难题，提出FQTree细粒度量化算法与QXGB自动硬件生成框架，在JSC等数据集上实现LUT使用量降低26-57%且精度匹配或提升。
2026-08-13 cs.AR cs.LG
The Role of Emotional Stimuli and Intensity in Shaping Large Language Model Behavior
Irvington High School（欧文顿高中）；Glen A. Wilson High School（格伦·A·威尔逊高中）；Del Norte High School（德尔诺特高中）；California High School（加利福尼亚高中）
本文研究了四种情绪在情感提示中的影响，发现积极情绪刺激提升模型准确性并降低毒性，但会增加顺从行为。
2026-04-07 cs.AI cs.LG
Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis
Imperial College London（伦敦帝国学院）；University of Cambridge（剑桥大学）；Shanghai Jiao Tong University（上海交通大学）；University of Sydney（悉尼大学）
本文探索利用LLMs生成基于HLS的硬件设计，通过微调模型并提出包含思维链与反馈循环的自动化框架，提供了基准与评估基础设施，验证了HLS在LLM辅助硬件生成中优于低级HDL的适用性。
2025-03-05 cs.AR cs.LG cs.SE
EvolveGen: Algorithmic Level Hardware Model Checking Benchmark Generation through Reinforcement Learning
The Hong Kong University of Science and Technology（香港科学与技术大学）
EvolveGen通过强化学习和高级合成生成多样化硬件模型检查基准，解决现有基准不足问题，揭示求解器弱点。
2026-02-26 cs.AR cs.LG
TB or Not TB: Coverage-Driven Direct Preference Optimization for Verilog Stimulus Generation
Core AI Department（核心人工智能部门）；Cognichip Inc（认知芯片公司）
TB or not TB通过覆盖率驱动的直接偏好优化，提升Verilog刺激生成的覆盖率和效率。
2025-11-19 cs.AI cs.LG cs.PL
Controlled time series generation for automotive software-in-the-loop testing using GANs
Volvo Group（沃尔沃集团）；Chalmers University of Technology（查尔姆斯理工大学）；Semcon AB（赛迈康股份公司）
测试汽车机电一体化系统部分使用软件在环方法，其中系统地覆盖被测系统的输入仍然是一个主要挑战。在目前的实践中，有两种主要的输入刺激技术。一种方法是精心设计输入序列，它简化了测试过程的控制和反馈，但没有将系统暴露在现实的场景中。另一种是重放从现场操作记录的序列，这考虑到现实，但需要收集具有足够容量的标记良好的数据集以供广泛使用，这是昂贵的。这项工作应用了生成对抗网络（GAN）的著名无监督学习框架来学习记录的车载信号的未标记数据集，并将其用于生成合成输入刺激。此外，一个基于度量的线性插值算法，它保证生成的刺激遵循一个可定制的相似性关系与指定的参考。这种技术的组合使得能够控制生成丰富的有意义和现实的输入模式，提高虚拟测试覆盖率，减少昂贵的现场测试的需要。
2020-02-18 cs.LG stat.ML
Brain2Word: Decoding Brain Activity for Language Generation
ETH Zurich（苏黎世联邦理工学院）
大脑解码，被理解为将大脑活动映射到产生它们的刺激的过程，在过去几年中一直是一个活跃的研究领域。在语言刺激的情况下，最近的研究表明，有可能将功能磁共振成像扫描解码为受试者正在阅读的单词的嵌入。然而，这样的词嵌入是为自然语言处理任务而不是为大脑解码而设计的。因此，它们限制了我们恢复精确刺激的能力。在这项工作中，我们建议直接对fMRI扫描进行分类，将其映射到固定词汇表中的相应单词。与现有的工作不同，我们评估了以前看不见的主题的扫描。我们认为，这是一个更现实的设置，我们提出了一个模型，可以解码功能磁共振成像数据看不见的主题。我们的模型在这项具有挑战性的任务中实现了5.22%的Top-1和13.59%的Top-5准确率，显著优于所有考虑的竞争基线。此外，我们使用解码的单词来指导语言生成与GPT-2模型。通过这种方式，我们推进了对将大脑活动转换为连贯文本的系统的探索。
2020-11-11 cs.CL cs.LG q-bio.NC
BEHAVE: Functional Behavior Modeling Enables Self-Improving Agents for Hardware Design and Verification
Stanford University（斯坦福大学）；Workato, Inc.（Workato公司）
BEHAVE通过功能行为建模为硬件设计验证智能体提供可靠反馈，支持自我改进，将Qwen3.8-27B的RTL pass@1从55.0%提升至75.0%。
2026-09-29 cs.AI cs.AR cs.LG
Generative Pre-Trained Transformer for Design Concept Generation: An Exploration
Singapore University of Technology and Design（新加坡科技设计大学）
新颖的概念对于设计创新是必不可少的，并且可以在数据刺激和计算机的帮助下产生。然而，目前的生成式设计算法集中在图形或空间的概念，要么太抽象的理解或太详细的早期阶段的设计探索。本文探讨了生成预训练的Transformers（GPT）的自然语言设计概念生成的使用。我们的实验涉及使用GPT-2和GPT-3不同的创造性推理在设计任务。这两个都显示出相当好的性能口头设计概念生成。
2021-11-16 cs.CL cs.LG
Data Generation for Hardware-Friendly Post-Training Quantization
Sony Semiconductor Israel（索尼半导体以色列公司）
本文提出DGH方法，通过联合优化全部合成图像、模拟数据增强预处理和分布拉伸损失，解决硬件友好型零样本量化中合成数据与真实数据的分布差距，在分类与检测任务上准确率最高提升30%。
2025-02-05 cs.LG
Comprehensive Verilog Design Problems: A Next-Generation Benchmark Dataset for Evaluating Large Language Models and Agents on RTL Design and Verification
NVIDIA
该研究推出包含783道多类问题的CVDP基准数据集，用于评估LLM及智能体的硬件设计验证能力，发现当前模型代码生成pass@1最高仅34%，智能体任务难度更高，凸显了硬件设计自动化研究的必要性。
2025-06-17 cs.AR cs.LG
Advancing AI-assisted Hardware Design with Hierarchical Decentralized Training and Personalized Inference-Time Optimization
Imperial College London（伦敦帝国学院）；University of Cambridge（剑桥大学）
本文提出一个两阶段AI辅助硬件设计框架，通过分层去中心化训练解决数据限制与质量问题，并利用个性化推理时优化提升效率，实现最高50%准确率提升与2.3倍加速。
2025-04-21 cs.AI cs.AR cs.DC
KernelCraft: Benchmarking for Agentic Close-to-Metal Kernel Generation on Emerging Hardware
Department of Computer Science and Technology, University of Cambridge, Cambridge, United Kingdom（计算机科学与技术系，剑桥大学，剑桥，英国）；Department of Electrical and Electronic Engineering, Imperial College London, London, United Kingdom（电气与电子工程系，伦敦帝国理工学院，伦敦，英国）；School of Informatics, University of Edinburgh, Edinburgh, United Kingdom（信息学院，爱丁堡大学，爱丁堡，英国）
提出KernelCraft基准，通过函数调用和反馈驱动的工作流评估LLM智能体为新兴加速器生成和优化底层内核的能力，在多个任务上验证其能快速生成正确且高效的内核。
2026-05-29 cs.AR cs.LG cs.SE
MG-Verilog: Multi-grained Dataset Towards Enhanced LLM-assisted Verilog Generation
Georgia Institute of Technology（佐治亚理工学院）
本文针对现有硬件数据集规模与细节不足的问题，提出多粒度Verilog数据集MG-Verilog及均衡微调方案，并通过开源基础设施和实验验证其能持续提升LLM辅助硬件设计性能。
2024-07-03 cs.AI cs.AR cs.LG
QiMeng-CodeV-SVA: Training Specialized LLMs for Hardware Assertion Generation via RTL-Grounded Bidirectional Data Synthesis
本文提出通过RTL基础双向数据合成训练专用LLM生成硬件断言，解决数据稀缺和语义等价性判断问题，CodeV-SVA-14B在NL2SVA任务中表现优异。
2026-03-15 cs.AI cs.AR cs.CL
ESM: A Framework for Building Effective Surrogate Models for Hardware-Aware Neural Architecture Search
eBRAIN Lab, Division of Engineering, New York University Abu Dhabi（eBRAIN实验室，工程系，纽约大学阿布扎比分校）
本文提出ESM框架，通过系统分析代理模型影响因素，为GPU设备构建高效硬件感知NAS延迟预测模型，实现可靠数据集与高效模型生成。
2025-08-02 cs.LG
Transfer Learning Across Heterogeneous Features For Efficient Tensor Program Generation
Stony Brook University（石溪大学）；Argonne National Laboratory（阿贡国家实验室）；Brookhaven National Laboratory（布鲁克海文国家实验室）
针对异构硬件下张量程序自动调优搜索空间大、变换组合爆炸的问题，提出学习联合神经网络与硬件特征并迁移至新目标，结合注意力机制精简数据集，在保持成对比较准确率的同时大幅降低调优时间。
2023-12-26 cs.LG cs.PL
DFX: A Low-latency Multi-FPGA Appliance for Accelerating Transformer-based Text Generation
KAIST（韩国科学技术院）；NAVER CLOVA
Transformer是一种深度学习语言模型，广泛用于网络中心的自然语言处理（NLP）服务。在Transformer模型中，生成预训练的Transformer（GPT）在文本生成或自然语言生成（NLG）方面取得了卓越的性能，NLG需要在摘要阶段处理大量输入上下文，然后是每次生成单个单词的生成阶段。GPU等传统平台专门用于在摘要阶段并行处理大输入，但由于其顺序特性，其性能在生成阶段显着下降。因此，需要一个高效的硬件平台来解决文本生成的顺序特性所导致的高延迟。在本文中，我们提出了DFX，多FPGA加速装置，执行GPT-2模型推理端到端的低延迟和高吞吐量的总结和生成阶段。DFX使用模型并行性和优化的并行性，它是模型和硬件感知的，可在设备之间快速同步执行工作负载。它的计算核心运行自定义指令，并提供端到端的GPT-2操作。我们在四个Xilinx Alveo U280 FPGA上实现了所提出的硬件架构，并利用高带宽存储器（HBM）的所有通道和最大数量的计算资源来实现高硬件效率。DFX在现代GPT-2型号上的四个NVIDIA V100 GPU上实现了5.58倍的加速和3.99倍的能效。DFX的成本效益也是GPU设备的8.21倍，这表明它是云计算中心文本生成工作负载的一个有前途的解决方案。
2022-09-22 cs.AR cs.LG cs.SY
VeriGraphi: A Multi-Agent Framework of Hierarchical RTL Generation for Large Hardware Designs
Dept. of Computer Science \& Eng. University of South Florida Tampa, Florida, United States
VeriGraphi通过构建基于规范的图谱，解决LLM在生成分层RTL时的结构失真问题，实现可靠生成并保持功能正确性。
2026-04-19 cs.AI cs.AR cs.LG
Hardware-Friendly Diffusion Models with Fixed-Size Reusable Structures for On-Device Image Generation
IIT Bombay（博伊斯姆理工大学）；Samsung（三星）
针对现有扩散模型架构端侧部署的痛点，提出以固定尺寸可复用Transformer模块为核心的硬件友好型架构，无token与位置嵌入，适配资源受限设备，在CelebA无条件生成任务上取得1.6的SOTA FID分数。
2025-09-04 cs.CV cs.LG
Scalable and Effective Arithmetic Tree Generation for Adder and Multiplier Designs
The University of Hong Kong（香港大学）；Westlake University（西湖大学）；The University of Texas at Austin（德克萨斯大学奥斯汀分校）
针对现有算术设计技术对加法器、乘法器的速度与面积优化不足的问题，提出将设计任务建模为单玩家树生成博弈，用强化学习优化算术树结构，在两类模块上均实现性能与面积的显著提升，且可适配7nm工艺。
2024-05-10 cs.LG
Zero-Shot RTL Code Generation with Attention Sink Augmented Large Language Models
Ozyegin University（奥兹耶金大学）
本文研究利用带新型注意力汇机制的大语言模型，通过单一高层次设计提示实现零样本RTL代码生成，验证其能产出功能正确、优化且符合工业标准的代码，推动硬件设计自动化。
2024-01-12 cs.AI cs.AR cs.LG
SALAD: Systematic Assessment of Machine Unlearning on LLM-Aided Hardware Design
NYU Tandon School of Engineering（纽约大学Tandon工程学院）；NYU Abu Dhabi（纽约大学阿布扎克分校）
针对大语言模型辅助硬件设计中的数据安全问题，提出SALAD评估方案，利用无需全量重训的机器遗忘技术选择性移除敏感或有害内容，有效降低相关安全风险。
2025-10-06 cs.AI cs.CR cs.LG
Hardware-Efficient EMG Decoding for Next-Generation Hand Prostheses
EPFL（洛桑联邦理工学院）；Sharif University of Technology（谢里夫理工大学）
提出一种基于吸引子的神经网络架构，在保持高解码精度的同时显著降低硬件复杂度，实现下一代便携式手部假肢的片上运动解码。
2024-05-31 cs.LG eess.SP
Neuroprobe: Evaluating Intracranial Brain Responses to Naturalistic Stimuli
MIT CSAIL, CBMM（MIT CSAIL，CBMM）；MIT McGovern Institute（MIT McGovern研究所）；Caltech（加州理工学院）；Columbia University（哥伦比亚大学）；ETH Zurich（苏黎世联邦理工学院）
Neuroprobe通过高分辨率颅内EEG数据研究多模态语言处理，提供评估框架比较不同模型架构，揭示语言处理在大脑中的时间与空间动态。
2026-05-10 cs.LG q-bio.NC
KForge: Program Synthesis for Diverse AI Hardware Accelerators
Anonymous Authors（匿名作者）
针对GPU内核难以跨多样化AI硬件加速器优化的问题，提出基于两个协作LLM智能体的平台无关框架KForge，通过单样本示例适配新平台，实现跨不同并行计算平台的有效程序合成。
2025-11-17 cs.AI cs.LG cs.MA
AssertionBench: A Benchmark to Evaluate Large-Language Models for Assertion Generation
University of Illinois Chicago（伊利诺伊大学芝加哥分校）；Microsoft（微软公司）
本文提出AssertionBench基准，包含100个Verilog设计和形式验证断言，用于定量评估LLMs生成硬件断言的能力，实验显示LLMs相对表现及上下文示例的益处，并指出改进空间。
2025-02-28 cs.LG cs.SE
MultiKernelBench: A Multi-Platform Benchmark for Kernel Generation
State Key Lab for Novel Software Technology, Nanjing University（新型软件技术国家重点实验室，南京大学）；The State Key Laboratory of Blockchain and Data Security, Zhejiang University（区块链与数据安全国家重点实验室，浙江大学）
本文提出多平台 DL kernel 生成基准 MultiKernelBench，覆盖 14 类 285 项任务和三类硬件，并通过模块化后端与类别感知提示评估 7 个 LLM。
2025-07-26 cs.DC cs.LG cs.PF
