arXiv 2109.017192021-09-03cs.DCcs.CC

四种不同执行方式下快速排序算法的比较分析

Comparative Analysis for Quick Sort Algorithm under four Different Modes of Execution

Mohammad Fasha

摘要：

本文对顺序排序算法在四种不同的执行模式下的性能进行了比较，即顺序处理模式、传统的多线程实现、使用OpenMP库的多线程以及最后在超级计算机上的并行处理。快速排序算法被选择来运行由该努力执行的实验，并且该算法使用不同的数组大小和不同数量的处理器来运行。结果和调查结果进行了分析，揭示的局限性，以及使用并行顺序排序算法的增强潜力。

英文摘要：

This work presents a comparison for the performance of sequential sorting algorithms under four different modes of execution, the sequential processing mode, a conventional multi-threading implementation, multi-threading with OpenMP Library and finally parallel processing on a super computer. Quick Sort algorithm was selected to run the experiments performed by this effort and the algorithm was run using different arrays sizes and different number of processors. The results and findings were analyzed uncovering limitations as well as enhancement potentials of sequential sorting algorithms using parallelism.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

在OHHC超六元互连网络上实现并行快速排序算法

Implementing Parallel Quick Sort Algorithm on OTIS Hyper Hexa-Cell (OHHC) Interconnection Network

本文研究了在OTIS Hyper Hexa-Cell互连网络OHHC上实现并行快速排序算法的特点。OHHC互连架构通过利用基于电子和光学的连接提供高效的处理器连接。所提出的工作包括分析评估的算法，以及在多线程环境下的模拟评估。使用不同的OHHC维数，不同的整数数组类型和不同的数组大小进行不同的实验。评估和模拟表明，令人鼓舞的结果，提出了OHHC连接网络作为一个有前途的架构。

2021-09-11cs.DC

基于CUDA的双调排序算法的实现与优化

The implementation and optimization of Bitonic sort algorithm based on CUDA

本文详细介绍了双调排序算法，并基于cuda架构实现了双调排序算法，同时针对GPU的特点对实现细节进行了两次有效的优化，大大提高了效率。最后，我们通过比较快速排序算法在CPU上的加速比，对GPU上优化的Bitonic排序算法排序算法进行了研究，由于快速排序算法不适合并行实现，但在一定程度上比CPU上的其他排序算法更有效，因此，我们对GPU上的Bitonic排序算法和CPU上的快速排序算法进行了加速比和性能比较。对一系列32位的随机整数，实验结果表明，我们的工作的加速近20倍，当数组大小为216左右时，加速比甚至高达30。

2015-06-04cs.DC

矢量化和性能可移植的快速排序

Vectorized and performance-portable Quicksort

最近的工作表明，使用向量CPU指令的快速排序的实现可以在广泛使用的非向量化算法。然而，这些实现通常是单线程的，针对特定的指令集实现，并且限于一小组键类型。我们解除了这三个限制：我们提出的“vqsort”算法集成到最先进的并行排序器“ips 4 o”中，几何平均加速比为1.59。相同的实现在四个平台上的七个指令集（包括SVE和RISC-VV）上工作。它还支持浮点和16-128位整数键。据我们所知，这是CPU上最快的非元组键排序，比标准库中实现的排序算法快20倍。本文重点介绍了实际的工程方面，使速度和可移植性，我们还没有看到一个快速排序实现证明。此外，我们还引入了紧凑和无转置的排序网络，用于小数组的寄存器内排序，以及一种对对抗性输入具有鲁棒性的向量友好枢轴采样策略。

2022-05-12cs.DCcs.IR

GPU样本排序

GPU sample sort

在本文中，我们提出了一个示例排序算法的设计，为众核GPU。尽管是分布式内存架构中最有效的基于比较的排序算法之一，但它在GPU上的性能以前是未知的。对于均匀分布的键，我们的样本排序比最好的基于比较的排序算法GPU Thrust merge sort至少快25%，平均快68%，平均比GPU quicksort快2倍以上。此外，对于64位整数键，它至少比直接操作键的二进制表示的高度优化的GPU推力基数排序快63%，平均快2倍。我们的实现对不同的密钥分布和熵水平具有鲁棒性，并且几乎与输入大小呈线性关系。这些结果表明，多路技术，特别是样本排序，实现了更好的性能比双向归并排序和快速排序。

2009-09-30cs.DCcs.DS

并行字符串示例排序

Parallel String Sample Sort

我们讨论如何字符串排序算法可以在现代多核共享内存机器上并行化。作为对原子对象的最佳顺序字符串排序算法和成功的并行排序算法的综合，我们提出了字符串样本排序。该算法有效地利用了存储层次结构，使用额外的字级并行，并在很大程度上避免了分支误预测。此外，我们并行化多键快速排序和基数排序的变体，这些变体在某些情况下也很有用。

2013-05-06cs.DCcs.DS

并行排序算法的比较

Comparison of parallel sorting algorithms

在我们的研究中，我们实现和比较了七个顺序和并行排序算法：双调排序，多步双调排序，自适应双调排序，合并排序，快速排序，基数排序和样本排序。顺序算法使用C++在中央处理单元上实现，而并行算法使用CUDA平台在图形处理单元上实现。我们之所以选择这些算法，是因为据我们所知，它们的顺序和并行实现还没有在同一个执行环境中进行比较。我们改进了上述实现，并采用它们来对任意长度的输入序列进行排序。我们比较了六种不同输入分布的算法，包括32位数字，32位键值对，64位数字和64位键值对。在这份报告中，我们给出了一个简短的描述七个排序算法和所有的结果，我们的测试。

2015-11-12cs.DC

更多相关论文收起更多论文

工程并行串排序

Engineering Parallel String Sorting

我们讨论如何字符串排序算法可以在现代多核共享内存机器上并行化。作为最好的顺序字符串排序算法和原子对象的成功的并行排序算法的综合，我们首先提出了字符串样本排序。该算法有效地利用了存储层次结构，使用了额外的字级并行性，并在很大程度上避免了分支误预测。然后，我们专注于NUMA架构，并开发并行多路LCP合并和合并排序，以减少随机访问远程节点的内存访问的数量。此外，我们并行化多键快速排序和基数排序的变体，这些变体在某些情况下也很有用。五个当前的多核平台上的综合实验，然后报告和讨论。实验表明，我们的实现规模非常好的现实世界的输入和现代机器。

2014-03-09cs.DCcs.DS

一种快速精确的分布式分位数计算方法

A Quick and Exact Method for Distributed Quantile Computation

Computer and Information Science University of Mississippi（密西西比大学计算机与信息科学）

提出GK Select算法，利用GK草图近似定位枢轴并线性提取候选集，实现精确分位数计算，性能接近近似方法且比Spark全局排序快约10.5倍。

2026-05-28cs.DC

鲁棒大规模并行排序

Robust Massively Parallel Sorting

我们调查分布式内存并行排序算法，规模最大的可用机器和强大的输入大小和分布的输入元素。主要的结果是，四个排序算法涵盖了整个范围的可能的输入大小。对于三个算法，我们设计了新的低开销机制，使他们强大的重复键和倾斜的输入分布。其中之一，专为中等规模的投入，是一个快速的高品质的枢纽选择快速排序的新变种。同时，渐近分析提供了性能保证，并指导算法的选择和配置。我们验证这些假设使用广泛的实验7算法，10个输入分布，多达262144个核心，和不同的输入大小超过9个数量级。对于困难的输入分布，我们的算法是唯一有效的算法。除了最大的输入大小，我们是第一个在如此大的机器上进行实验的人，我们的算法明显优于传统上认为的算法。

2020-01-16cs.DC

Leyenda：一种适用于大规模有限内存数据的自适应混合排序算法

Leyenda: An Adaptive, Hybrid Sorting Algorithm for Large Scale Data with Limited Memory

排序是现代数据管理系统的基本任务之一。随着磁盘I/O成为最受指责的性能瓶颈和更多计算密集型工作负载，我们注意到，在异构环境中，性能瓶颈可能因基础设施而异。因此，排序内核需要适应不断变化的硬件条件。在本文中，我们提出了Leyenda，一个混合的，并行的和高效的基数最高有效位（MSB）合并排序算法，利用本地线程级CPU缓存和高效的磁盘/内存I/O。Leyenda能够根据不同的I/O和处理条件有效地进行内部或外部分拣。我们使用Sort Benchmark的三种不同工作负载对Leyenda进行了基准测试，针对三种独特的用例，包括内部，部分内存和外部排序，我们发现Leyenda的性能超过GNU的并行内存快速/合并排序实现多达三倍。Leyenda还在ACM 2019 SIGMOD编程竞赛中排名第二，总体排名第四。

2019-09-17cs.DBcs.DCcs.DS

简单对称可持续排序——greeNsort 文章

Simple Symmetric Sustainable Sorting -- the greeNsort article

本文探索分治排序算法中对称性的作用，设计了greeNsort系列快速排序和归并排序算法，在CPU效率、适应性和内存需求间实现更优权衡，并呼吁业界采用对称代码镜像以应对气候紧急状况。

2024-02-02cs.CYcs.DCcs.DS

快速$k$ -使用基于GPU的快速多选功能构建NNG

Fast $k$-NNG construction with GPU-based quick multi-select

在本文中，我们描述了一个新的暴力算法建立$k$ -最近邻图（$k$ -NNG）。$k$ -NNG算法在诸如机器学习、生物信息学和聚类分析等领域中具有许多应用。虽然对于低维数据有非常有效的算法，但对于高维数据，蛮力搜索是最好的算法。该算法有两个主要部分：第一部分是寻找输入向量之间的距离，这可以用矩阵乘法问题来表示。第二个是为每个查询向量选择$k$ -NN。在第二部分，我们描述了一种新的基于图形处理器（GPU）的快速排序的多选算法。我们的优化巧妙地利用了最新GPU上的warp投票功能以及使用控制缓存。基准测试表明，在GPU上的$k$ -NN搜索的最先进的实现显着改善。

2013-09-21cs.DC

超级计算机富岳上并行排序的性能评估

Performance Evaluation of Parallel Sortings on the Supercomputer Fugaku

本研究在超级计算机Fugaku上实现了两种基于样本排序的多线程并行排序算法，并证明结合BlockQuicksort与选择树的第二种算法在各类数据下均实现高速度与高并行效率。

2023-05-09cs.DCcs.NAcs.PF

基于ARM可扩展向量扩展（SVE）的快速向量化排序实现

A fast vectorized sorting implementation based on the ARM scalable vector extension (SVE)

开发人员实现其算法的方式以及这些实现在现代CPU上的行为方式由这些算法的设计和组织管理。向量化单元（SIMD）是为数不多的可以并且必须被显式控制的CPU部件之一。在HPC社区中，x86 CPU及其向量化指令集事实上是几十年来的标准。指令集的每一个新版本通常是向量长度的加倍，并伴随着新的操作。每一代人都在努力适应和改进以前的实现。ARM可扩展向量扩展（SVE）的发布从根本上改变了事情，原因有几个。首先，我们预计ARM处理器将在未来几年装备许多超级计算机。其次，SVE的接口在几个方面与x86扩展不同，因为它提供不同的指令，使用谓词来控制大多数操作，并且具有仅在执行时才知道的向量大小。因此，使用SVE为如何调整算法带来了新的挑战，包括那些已经在x86上进行了良好优化的算法。本文在快速排序和双调排序算法的基础上提出了一种混合排序算法。我们使用Bitonic排序来处理小分区/数组，并使用矢量化分区实现来划分分区。我们解释了如何使用谓词以及如何管理非静态向量大小。我们解释我们如何有效地实现排序内核。我们的方法只需要一个数组的O（log N）的递归调用在分区阶段，在顺序和并行的情况下。我们测试我们的方法在现代ARMv8.2上的性能，并通过对整数、双浮点数和整数的键/值对进行排序/分区来评估我们实现的不同层。我们的方法比GNUC ++排序算法平均快4倍。

2021-11-19cs.DC