Leveraging shared caches for parallel temporal blocking of stencil codes on multicore processors and clusters
带宽匮乏的多核芯片已经变得无处不在。众所周知，模板代码的性能可以通过时间分块来改善，从而减轻对存储器接口的压力。我们介绍了一种新的流水线的方法，使显式使用共享缓存在多核环境中，最大限度地减少同步和边界开销。基准测试结果目前的三个基于x86的微处理器，清楚地表明，我们的优化工程最好的设计与高速共享高速缓存和低内存带宽每核心。此外，我们证明，简单的基于带宽的性能模型是不准确的这种算法，并采用更精细的，合成的建模过程。最后，我们表明，时间块可以成功地采用在一个混合共享/分布式内存环境中，虽然在强大的规模有限的好处。
2010-06-16 cs.DC cs.PF
Study and evaluation of an Irregular Graph Algorithm on Multicore and GPU Processor Architectures
不规则应用是对片上多处理器（CMP）的性能可扩展性提出重大挑战的计算应用领域之一。这样的应用程序具有非常少的计算和不可预测的存储器访问模式，使得它们与计算受限的应用程序相比是内存受限的。由于处理器和存储器性能之间的差距继续存在，难以隐藏和减少这种差距是导致这些应用程序在CMP上性能不佳的重要因素之一。本论文的目标是克服许多这样的挑战，在性能加速的不规则图算法称为三元组普查。我们在两种截然不同的芯片多处理器上加速了Triad Census算法：双插槽英特尔至强多核（每个插槽8个硬件线程）和240处理器内核的NVIDIA Tesla C1060 GPGPU（每个内核128个硬件线程）。在英特尔多核至强系统上获得的实验结果显示，对于真实世界的图形数据集，性能加速（相对于基线顺序）最大为56倍，平均为33倍，最小为8.3倍。在NVIDIA Tesla C1060 GPGPU上，我们能够几乎平等地匹配多核结果-58.4倍最大，32.8倍平均和4.2倍最小加速比相对于基线序列。在原始性能方面，对于称为Patents网络的图形数据集，我们在英特尔至强多核（16 hw线程）上的结果比之前在Cray XMT（16 hw线程）上的结果快1.27倍，而在GPGPU上实现的结果相对较慢（0.72倍）。据我们所知，该算法只在超级计算机级计算机Cray XMT上进行了加速，并且没有工作证明该算法在相对较低成本…
2016-03-08 cs.DC cs.PF
Power Regulation in High Performance Multicore Processors
本文提出，实现，并评估多核处理器的功率调节技术，基于可调增益的积分控制器。增益设计用于宽稳定裕度，并作为控制律的一部分进行实时的计算。控制系统的跟踪性能是鲁棒的建模不确定性和计算误差的回路。设计这样的控制器的主要挑战是，程序工作负载的功耗变化很大，往往无法准确测量，因此现有的控制器要么是特设的或基于先验建模的处理器和工作负载的特征。我们的方法不同。利用上述鲁棒性，它使用一个简单的教科书建模框架，并通过系统识别模块实时的调整其参数。在这一点上，它的交易建模精度快速计算的循环，使其适合在线实施的商品数据中心处理器。因此，所提出的控制器是不可知的，在这个意义上，它不需要任何先验的系统特性。我们提出了一种实现的控制器上英特尔的第四代微体系结构，Haswell，并测试它的一些行业基准程序，用于科学计算和数据中心的应用。这些实验的结果详细揭示了在商品多核处理器中实现可证明收敛的功率调节解决方案的实际挑战。
2017-09-14 cs.DC math.OC
Leakage-Aware Reallocation for Periodic Real-Time Tasks on Multicore Processors
降低计算系统的能耗是一个越来越重要的问题。在本文中，我们考虑在多核处理器上基于分区的周期性实时的【形】任务的能量感知调度。调度利用动态电压缩放（DVS）和核心睡眠调度，以减少动态和泄漏的能量消耗。然而，如果核心状态切换的开销不可忽略，则该调度策略在能量效率方面的性能可能会降低。为了实现进一步的节能，我们扩展了静态任务调度与运行时任务重新分配。其基本思想是聚合内核之间的空闲时间，以便尽可能多的内核可以以降低整体能耗的方式进入睡眠状态。仿真结果表明，该方法比传统的泄漏感知DVS节能高达20%。
2010-11-13 cs.DC cs.OS
Multi-Threaded Dense Linear Algebra Libraries for Low-Power Asymmetric Multicore Processors
密集线性代数库，如BLAS和LAPACK，为许多科学和工程应用提供了相关的数值工具集合。虽然存在用于许多当前多线程架构的BLAS（和LAPACK）功能的高性能实现，但是这些库用于非对称多核处理器（AMP）的适配仍然悬而未决。在本文中，我们解决这个挑战，通过开发一个不对称意识的实现的BLAS，基于BLIS框架，并为AMP配备了两种类型的核心：快速/耗电与缓慢/节能。为此，我们将粗粒度和细粒度并行化策略集成到库例程中，分别动态分配两种核心类型之间的工作量和静态重新分配相同类型的核心之间的工作。我们的结果在嵌入Exynos 5422 SoC的ARM big.LITTLE处理器上，使用BLAS的非对称感知版本和LAPACK的传统版本的简单迁移，实验评估了这种方法的优点，局限性和潜力。
2015-11-06 cs.DC cs.MS
Co-Design of the Dense Linear AlgebravSoftware Stack for Multicore Processors
本研究提出稠密线性代数软件栈协同设计方法，通过定制GEMM内核、动态适配缓存参数及开发架构专用微内核，在ARM与x86平台提升了缓存利用率与性能，同时揭示了多线程并行与缓存优化的平衡关系。
2023-04-27 cs.DC
Architecture-Aware Optimization of an HEVC decoder on Asymmetric Multicore Processors
低功耗非对称多核处理器（AMP）由于其在能量受限的环境中具有吸引人的性能功耗比而引起了广泛的关注。然而，由于集成了具有不同性能的内核，这些处理器带来了重大的编程挑战，需要一种不对称感知的调度解决方案来仔细分配工作负载。最近的HEVC标准提供了几种高级并行化策略，是一种重要的应用，可以受益于针对当前许多移动或手持设备中存在的低功耗AMP定制的实现。在这种情况下，我们提出了一种HEVC解码器的架构感知实现，该解码器嵌入了针对配备ARM big.LITTLE AMP的Samsung Exynos 5422片上系统调整的关键度感知调度策略。通过利用ARM big.LITTLE架构中可用的NEON矢量引擎，我们的解决方案的性能和能效得到了进一步增强。实验结果表明，1080 p实时HEVC解码速度为24帧/秒，能耗降低超过20%。
2016-01-20 cs.DC cs.MM cs.PF
Pushing the limits for medical image reconstruction on recent standard multicore processors
在许多介入性临床计算机断层扫描（CT）应用中，通过反投影的体积重建是计算瓶颈。今天，该领域的供应商用标准硬件（如多核芯片和GPGPU）取代了专用硬件加速器。医学成像算法即将采用高性能计算（HPC）技术，因此是一个有趣的新的候选优化。本文通过对四代英特尔多核处理器（Harpertown、Westmere、Westmere EX和Sandy Bridge）的全面性能分析，介绍了反向投影算法的低级优化。我们选择RabbitCT基准测试，这是一个在行业中得到良好支持的标准化测试用例，以确保结果透明且具有可比性。我们的目标是不仅提供最快的实现，而且还比较性能模型和硬件计数器数据，以便充分了解结果。我们分开的算法优化，并行化，SIMD向量化，和微体系结构的问题，并查明目前的SIMD指令集扩展标准CPU（SSE，AVX）的问题的影响。为了获得最佳性能，必须使用汇编语言。最后，我们比较我们的结果，最好的GPGPU实现可用于这个开放的竞争基准。
2011-09-20 cs.DC cs.PF
Improving the throughput of the AES algorithm with multicore processors
AES，高级加密标准，可以被认为是使用最广泛的现代对称密钥加密标准。要使用AES算法加密/解密文件，文件必须经历一组复杂的计算步骤。因此，AES算法的软件实现将是缓慢的并且消耗大量的时间来完成。近年来，存储和传输的数据的巨大增长使得当需要加密/解密这种数据时，这个问题变得更加令人生畏。为了解决这个问题，在本文中，我们提出了一个广泛的研究，提高AES加密算法的吞吐量，利用最先进的多核架构。我们采用一个实现AES算法的顺序程序，并将其转换为在多核架构上运行，只需最小的工作量。我们实现了两个不同的并行程序，一个是Linux中的fork系统调用，另一个是pthreads，POSIX标准的线程。后来，我们在不同的多核架构上运行了两个版本的并行程序，并比较和分析了实现之间和不同架构之间的吞吐量。在我们进行的所有实验中，pthreads实现都表现出色，并且在32核处理器（我们拥有的最大核数）上获得的最佳吞吐量约为7 Gbps。
2014-03-28 cs.CR cs.DC
Cuttlefish: Library for Achieving Energy Efficiency in Multicore Parallel Programs
低容量的功率预算对于百亿亿次计算是具有挑战性的。动态电压和频率缩放（DVFS）和非核心频率缩放（UFS）是用于限制HPC应用的能量足迹的两种广泛使用的技术。然而，现有的方法未能提供一个统一的解决方案，可以与不同类型的并行编程模型和应用程序。本文提出了Cuttlefish，一个编程模型不经意的C/C++库，实现能源效率的多核并行程序运行在英特尔处理器上。在线分析器定期分析特定于模型的寄存器，以发现正在运行的应用程序的内存访问模式。通过结合使用DVFS和UFS，Cuttlefish可以动态调整处理器的核心和非核心频率，从而提高其能效。使用一组广泛使用的OpenMP基准测试对20核英特尔至强处理器进行评估，包括几个不规则任务和工作共享pragmas，实现了19.4%的几何平均节能，速度降低了3.6%。
2021-10-01 cs.DC
Parallel Astronomical Data Processing with Python: Recipes for multicore machines
高性能计算已经应用于天体物理研究的各个领域。但大多数都是在大规模并行系统（超级计算机）或图形处理单元集群上实现的。随着近十年来多核处理器的出现，许多串行软件代码已经以并行模式重新实现，以充分利用这些处理器的潜力。在本文中，我们提出了多核机器的天文数据处理的并行处理配方。目标受众是使用Python作为首选脚本语言的天文学家，他们可能使用PyRAF/IRAF进行数据处理。在三种不同类型的多核处理器上对不同复杂度的三个问题进行了基准测试，以证明并行数据处理任务在执行时间方面的好处。Python中的原生多处理模块使得实现并行代码成为一项相对简单的任务。我们还比较了三种多处理方法-池/映射，进程/队列和并行Python。我们的测试代码是免费提供的，可以从我们的网站下载。
2013-06-03 astro-ph.IM cs.DC
Exploring performance and power properties of modern multicore chips via simple machine models
现代多核芯片在性能和功耗方面表现出复杂的行为。从英特尔Sandy Bridge处理器开始，直接测量CPU芯片的功耗并将此数据与运行代码的性能属性相关联已成为可能。超越一个简单的瓶颈分析，我们采用最近发表的执行缓存内存（ECM）模型来描述流内核的单核和多核性能。该模型改进了著名的屋顶线模型，因为它可以预测的缩放和饱和行为的带宽有限的循环内核在多核芯片上。饱和点与能量消耗的考虑特别相关。从功耗测量的基准程序有很大的不同要求的硬件，我们得出一个简单的，现象学的功率模型的桑迪桥处理器。与ECM模型一起，我们能够解释多核处理器的性能和功耗行为的许多特点，并推导出并行程序节能执行的指导方针。最后，我们表明，ECM和功率模型可以成功地用于描述的缩放和功率行为的格子玻尔兹曼流求解器代码。
2014-03-19 cs.DC cs.PF
Parallel Digital Predistortion Design on Mobile GPU and Embedded Multicore CPU for Mobile Transmitters
数字预失真（DPD）是当前无线电发射机中广泛采用的基带处理技术。虽然DPD可以有效地抑制由模拟RF和基带电子器件的缺陷引起的不必要的杂散频谱发射，但它也引入了额外的处理复杂性，并对高效和灵活的实现提出了挑战，特别是对于移动蜂窝发射机，考虑到其与基站相比有限的计算能力。在本文中，我们提出了高数据率宽带DPD的现代嵌入式处理器，如移动GPU和多核CPU，利用新兴的并行计算技术，利用其计算资源的实现。在实际的无线电硬件平台上，我们进一步验证了DPD的抑制效果。我们的DPD设计的性能评估结果证明了现代通用移动处理器在加速移动发射机的DPD处理方面的高效率。
2016-12-28 cs.DC
Efficient cache oblivious algorithms for randomized divide-and-conquer on the multicore model
在本文中，我们提出了随机算法的排序和凸包，实现最佳性能（加速和缓存未命中）的多核模型与私有缓存模型。我们的算法是高速缓存不经意和概括的随机划分和征服的策略，由Reischuk和Reif和Sen。虽然这种方法产生了最佳的速度在PRAM模型，我们需要额外的技术来优化高速缓存未命中在一个不经意的设置。在对输入和处理器数量的温和假设下，我们的算法将具有最佳的时间和高速缓存未命中的高概率。虽然类似的结果已经得到最近排序，我们觉得我们的方法是简单和一般的，我们应用它来获得一个最佳的并行算法的三维凸包具有类似的界限。我们还提出了一个简单的随机处理器分配技术，没有明确的知识的处理器的数量，很可能会发现额外的应用程序在资源遗忘的环境。
2012-05-27 cs.CG cs.DC cs.DS
Enabling performance portability of data-parallel OpenMP applications on asymmetric multicore processors
针对非对称多核处理器上数据并行OpenMP应用的负载不平衡问题，提出新型循环调度方法AID，在libgomp中实现并使性能较传统策略最高提升56%。
2024-02-12 cs.DC cs.OS
Bridging the Architecture Gap: Abstracting Performance-Relevant Properties of Modern Server Processors
我们描述了一种通用的建模方法，用于预测服务器处理器上的稳定状态循环的单核和多核运行时间。为此，我们严格区分应用程序和机器模型：应用程序模型包括循环代码，问题大小和其他运行时参数，而机器模型是CPU所有性能相关属性的抽象。我们介绍了一个通用的方法来确定机器模型和相关的服务器处理器架构的英特尔，AMD，IBM和Marvell/Cavium目前的结果。考虑到如此广泛的体系结构，足够的性能建模所需的特性集出奇地少。为了验证我们的方法，我们比较性能预测的经验数据的OpenMP并行预处理CG算法，其中包括计算和内存绑定的内核。单核心和多核心分析表明，该模型具有5%和10%的平均和最大相对误差。偏离模型和获得的见解进行了详细讨论。
2019-07-01 cs.AR cs.DC cs.PF
A Migratory Near Memory Processing Architecture Applied to Big Data Problems
主流供应商生产的服务器在处理大数据查询时效率低下，因为这些系统的基本架构中存在固有的瓶颈。当前的服务器刀片包含通过互连芯片组连接到DRAM存储器和磁盘的多核处理器。多核处理器芯片执行所有计算，而DRAM和磁盘存储数据，但没有处理能力。要执行数据库查询，数据必须在DRAM和小型缓存之间以及DRAM和磁盘之间来回移动。对于大数据应用程序来说，这种数据移动是繁重的。迁移近内存服务器通过将大量轻量级处理器直接放置到内存系统中来解决这个瓶颈。这些处理器直接在大数据应用程序的关系、顶点和边缘上运行，而无需在DRAM、缓存和重量级多核处理器之间来回穿梭大量数据。本文讨论了这种体系结构在关系数据库SELECT和JOIN查询中的应用。初步结果表明，端到端的数量级加速。
2020-03-20 cs.DB cs.DC
Architecture-Aware Configuration and Scheduling of Matrix Multiplication on Asymmetric Multicore Processors
Universidad Jaume I（豪梅一世大学）；Universidad Complutense de Madrid（马德里康普顿斯大学）
本文设计了面向架构的矩阵乘法优化，通过缓存感知配置和异构静态动态调度策略，提升ARM big.LITTLE异构多核处理器的性能与能效。
2015-06-30 cs.DC cs.MS cs.NA
Multicore-optimized wavefront diamond blocking for optimizing stencil updates
基于模板的算法在计算科学中的重要性使得基于多级缓存的处理器的优化并行实现受到关注。时间阻塞方案利用高速缓存的大带宽和低延迟来加速模板更新并接近理论峰值性能。一个关键因素是减少了慢速数据路径上的数据流量，特别是主存储器接口。在这项工作中，我们结合了多核波前时间阻塞和钻石瓷砖的想法，达到模板更新计划，显示内存压力大幅减少相比，现有的方法。由此产生的方案在带宽不足的情况下表现出性能优势，这是加剧了高字节每格更新的情况下的可变系数。我们的线程组概念在并发和内存使用之间提供了一个可控的权衡，转移了内存接口和CPU之间的压力。我们展示了当代英特尔处理器上的性能结果。
2014-10-12 cs.DC
Concurrent and Accurate RNA Sequencing on Multicore Platforms
在本文中，我们介绍了一种新的并行流水线的快速和准确的映射RNA序列的服务器上配备了多核处理器。我们的软件名为HPG-Aligner，利用Burrows-Wheeler变换的速度快速映射大量RNA片段（读段），以及Smith-Waterman算法的准确性，用于处理冲突读段。该比对仪还采用了一种谨慎的策略来检测剪接点，该策略基于将RNA读数分成短片段（或种子），然后将其映射到许多候选比对位置上，为完整读数的成功比对提供有用的信息。在AMD和英特尔多核处理器平台上的实验结果报告了HPG-Aligner在短和长RNA读取上的卓越并行性能，它在执行时间和灵敏度方面都优于最先进的对齐器，如基于Bowtie和Bowtie 2构建的TopHat 2。
2013-04-02 cs.DC q-bio.GN q-bio.QM
Multicore architecture and cache optimization techniques for solving graph problems
随着大数据和物联网时代的到来，大数据集的可用性呈指数级增长。这些数据集需要深入分析，为学术界和工业界改进方法提供情报。大多数数据集都以图表的形式显示和提供。因此，当前的问题是解决图问题。由于数据集很大，分析数据所需的时间很长。因此，在本文中，我们将探讨可以利用现有多核架构来解决这个问题的技术。目前，大多数中央处理器都采用了多核设计;此外，图形处理器等协处理器具有大量的内核，可以用于获得显着的加速。因此，在本文中的技术，以发挥多核架构的优势进行了研究。
2018-07-09 cs.DC
Response-Time Analysis and Optimization for Probabilistic Conditional Parallel DAG Tasks
实时系统越来越多地使用多核处理器，以满足热，功率和计算需求。为了利用多核处理器提供的架构并行性，必须提供并行任务模型、调度算法和相对于实时约束的响应时间分析。在本文中，我们提出了一个基于预约的调度算法，零星的约束最后期限并行条件DAG任务的概率执行行为的应用程序，可以容忍有限数量的最后期限错过和有限的迟到。我们设计的规则和分析，以保证有限的迟到一个指定的有界概率$k$-连续的最后期限错过，而不强制执行迟到的作业立即中止。
2021-01-26 cs.DC
Exploration of Performance and Energy Trade-offs for Heterogeneous Multicore Architectures
能量效率已经成为现代计算机系统中的主要挑战。为了应对这一挑战，候选系统越来越多地集成异构核，以满足不同的计算需求，通过选择具有合适的功能的核心。特别是，单ISA异构多核处理器，如ARM big.LITTLE已经变得非常有吸引力，因为它们在性能和功耗权衡方面提供了很好的机会。虽然现有的工作已经表明，这一功能可以提高系统的能源效率，进一步的收益是可能的，通过推广的原则，更高层次的异质性。本文旨在探讨这些收益，考虑单ISA异构多核架构，包括三种不同类型的核心。为此，我们使用三星Exynos Octa 5422芯片作为基线架构。然后，我们使用耦合到McPAT的gem 5仿真框架对Cortex A7、A9和A15内核进行建模和评估，以进行功耗估计。我们证明，不同的异质性水平以及不同的核心比率可以导致高达2.3倍的能源效率和高达1.5倍的性能增益。这项研究进一步提供了洞察力的影响，工作负载的性质对性能/能源的权衡，并提出建议，适当的架构配置。这有助于指导未来的研究走向动态可重构的HSA，其中一些核心/集群可以暂时禁用，以优化某些指标，如能源效率。当处理质量可调的算法时，这是特别感兴趣的，其中准确性可以交换计算工作量，从而能够仅使用为所选算法提供最佳能效的那些核心。
2019-02-06 cs.DC
An analytic performance model for overlapping execution of memory-bound loop kernels on multicore CPUs
在多核处理器上运行的复杂应用程序表现出丰富的性能现象。每个ccNUMA域的核心数量不断增加，这使得内存受限代码的性能分析变得复杂，因为系统噪声、负载不平衡或基于任务的编程模型可能导致线程去同步。因此，所有核心执行相同循环的简化假设不能得到支持。出于对普通和修改版本的HPCG基准的观察，我们构建了一个性能模型的执行内存绑定的循环内核。它可以根据活动内核的数量以及内核与哪些其他工作负载配对来预测内存争用域上每个内核的内存带宽份额。唯一需要的代码特性是每个内核的单线程缓存线访问频率，它直接与单线程内存带宽及其饱和带宽相关。它可以直接测量，也可以使用Execution-Cache-Memory（ECM）性能模型进行预测。内核的计算强度和代码的详细结构没有意义。我们在英特尔Broadwell、英特尔Cascade Lake和AMD Rome处理器上对各种流和模板内核进行了验证。预测每个内核的带宽份额的误差小于8%。
2020-10-31 cs.DC cs.PF
A Parallel Data Distribution Management Algorithm
在许多仿真和建模应用中，识别一组d维矩形区域（d-矩形）之间的相交是一个常见的问题。由于用于计算大量区域上的交集的算法可能在计算上要求很高，因此一个明显的解决方案是利用现代多核处理器的多处理能力。不幸的是，用于高级体系结构的数据分布管理服务的许多解决方案要么效率低下，要么只能部分并行化。在本文中，我们提出了区间树匹配（ITM）算法计算的交集之间的d-矩形。ITM是基于一个简单的区间树数据结构，并表现出一个并行的结构。我们实现的ITM算法，并比较其顺序性能与两个广泛使用的解决方案（蛮力和排序为基础的匹配）。我们还分析了共享内存多核处理器上的ITM的可扩展性。结果表明，ITM的顺序实现与基于排序的匹配是有竞争力的，而且，并行实现提供了良好的加速多核处理器上。
2016-05-17 cs.DC cs.DS
Thread Progress Equalization: Dynamically Adaptive Power and Performance Optimization of Multi-threaded Applications
动态自适应多核体系结构已被提出作为一种有效的解决方案，以优化峰值功率受限的处理器的性能。在处理器中，每个内核的微体系结构参数或电压/频率在运行时要改变，从而为每个内核提供一系列的功率/性能工作点。在本文中，我们提出了线程进度均衡（TPEq），一个运行时的机制，在动态自适应多核处理器上运行的多线程应用程序的功率约束性能最大化。与现有方法相比，TPEq（i）识别并解决多线程应用程序中线程间异构性的两个主要来源，（ii）在多项式时间内确定关于核心和配置的数量的最佳核心配置，以及（iii）不需要修改用户级源代码。我们的实验评估表明，TPEq优于最先进的运行时功率/性能优化技术，在文献中提出的动态自适应多核高达23%。
2016-03-21 cs.DC
Energy-Aware Scheduling Strategies for Partially-Replicable Task Chains on Heterogeneous Processors
Sorbonne University（索邦大学）；University of Bordeaux（波尔多大学）；Bordeaux INP（波尔多理工学院）
针对异构多核处理器上部分可复制任务链，提出三种调度策略（FERTAC、2CATAC和HeRAD），以最大化吞吐量并最小化能耗，实验表明近最优性能且能效优于同构方案。
2026-06-23 cs.DC
Best-First Heuristic Search for Multicore Machines
University of New Hampshire（新罕布什尔大学）；Palo Alto Research Center（帕洛阿尔托研究中心）
为了利用现代多核处理器，必须开发基本算法的并行版本。在本文中，我们比较了不同的方法来并行最佳优先搜索在共享内存设置。我们提出了一种新的方法，PBNF，使用抽象来划分状态空间，并检测重复的状态，而不需要频繁的锁定。PBNF允许在必要时进行推测性扩展，以保持线程繁忙。我们确定和修复潜在的活锁条件，在我们的方法，证明其正确性，使用时序逻辑。我们的方法是通用的，允许它很容易地扩展到次优和随时启发式搜索。在一个实证的比较上的CNOPS规划，网格寻路，和使用8核机器的滑动瓦片拼图问题，我们表明，A*，加权A* 和任何时候加权A* 使用PBNF实现比以前的并行搜索建议的改进版本产生更快的搜索。
2014-01-16 cs.AI cs.DC
Taxim: A Toolchain for Automated and Configurable Simulation for Embedded Multiprocessor Design
多核嵌入式系统一直在研究如何通过改变处理器、存储器、缓存层次结构及其缓存配置来提高系统的效率。结合使用Multi2Sim和McPAT仿真器，用户可以设计各种多处理架构，并评估性能、功耗、面积和时序指标。然而，模拟这些系统所需的设计时间是令人生畏的，并且容易出现人为错误。在本文中，我们介绍了Taxim，一个工具链，可以自动创建所需的多核片上拓扑结构，同时最大限度地减少由于架构功耗，能源和时序仿真之间的重复任务的仿真时间。Taxim的基于决策树的拓扑合成工具创建的处理器配置文件在手动生成时可能存在很大的错误。该工具链还通过运行自动化脚本并列出结果，自动执行从设计输入到输出报告提取的步骤。我们的实验表明，多处理架构与32个核心和不规则的缓存层次结构是超过1k行的代码在Multi2Sim的处理器配置格式和Taxim可以创建这样一个文件在不到10毫秒。源代码可在https://github.com/bouncaslab/TaXim/上免费获得。
2016-01-13 cs.DC
High-Order Spectral Element Methods for Wave Propagation on ARM Multicore CPU with SME: Optimizations and Implications
Tsinghua University（清华大学）；Shandong University（山东大学）；National Supercomputing Center in Shenzhen（国家超级计算深圳中心）
针对ARM多核CPU，利用可扩展矩阵扩展（SME）优化谱元法波传播代码SPECFEM3D，提出SME感知的批处理小矩阵内核、混合MPI+OpenMP执行方案及色散精度分析，实现4-6倍性能提升，并揭示SME使高多项式阶更优。
2026-06-12 cs.DC
OpenMP Parallelization of Dynamic Programming and Greedy Algorithms
多核自出现以来就成为一种典型的体系结构模型，现在已经成为一种标准。趋势是增加核的数量和提高存储系统的性能。为一个重要的算法内核提供一个高效的多核实现是一个真正的贡献。从方法论的角度来看，这应该在基础范式（如果有的话）的级别上完成。在本文中，我们研究的情况下，{ \em动态规划}和{ \em贪心算法}，这是两个主要的算法范例。我们专门考虑通过OpenMP基于方向的循环并行化，并研究必要的预转换，以达到一个定期的并行形式。我们评估我们的方法与选择知名的组合优化问题的INTEL Broadwell处理器。可扩展性的关键点之前和之后的实验结果进行了讨论。我们的直接观点是将我们的研究扩展到众核情况，特别关注NUMA配置。
2020-01-20 cs.DC
Explorations of the viability of ARM and Xeon Phi for physics processing
我们报告了我们对ARM处理器和英特尔至强融核协处理器用于科学计算的可行性的调查。我们描述了我们的经验移植软件到这些处理器和运行基准使用真正的物理应用程序，以探索这些处理器的生产物理处理的潜力。
2014-01-21 cs.DC hep-ex physics.comp-ph
On the Performance of Exhaustive Search with Cooperating agents
尽管出现了优雅的算法来解决复杂的问题，穷举搜索仍然保留其意义，因为许多现实生活中的问题没有表现出规则的结构和穷举搜索是唯一可能的解决方案。无论是通过多核处理器还是分布式处理器的高性能计算的出现，都强调了多个搜索代理进行穷举搜索的可能性。在这里，我们分析的性能时，它是由多个搜索代理进行穷举搜索。搜索代理之间的合作的几种策略进行了评估。我们发现搜索的性能随着合作水平的提高而提高。如果分配给各个搜索区域的子区域的长度遵循异构搜索代理的速度差异，则同构和异构搜索代理可以实现相同的搜索性能。
2012-01-01 cs.DC
Initial explorations of ARM processors for scientific computing
Vilnius University（维尔纽斯大学）；Princeton University（普林斯顿大学）；Fermilab（费米国家加速器实验室）
本文探讨ARM处理器在科学计算中的应用，分析其能效及在高性能计算中的潜力，评估ARM架构在科学计算中的可行性和性能表现。
2014-01-22 cs.DC cs.NA hep-ex
Rapid design space exploration of multi-clock domain MPSoCs with hybrid prototyping
本文提出了新的技术，使用混合原型的多时钟域的MPSoC设计的早期功耗性能分析。混合原型的基本思想是通过在内核的单个物理实例之上创建软件仿真内核来模拟具有多个内核的设计。然而，到目前为止，混合原型仅限于在相同时钟频率下运行的同构多核。此外，混合原型尚未被证明有效的设计空间探索。我们的工作重点是提高混合原型的能力，使它可以应用到现实的多时钟MPSoC设计，以及执行早期的MPSoC设计的功耗性能评估。我们的实验使用工业强度的应用程序，如JPEG，MP3和数据包处理，证明了我们的混合原型的高精度，并超过两个数量级的软件仿真速度的改善。我们还证明，探索超过150个设计选项，使用混合原型可以在几分钟内完成高可靠性相比，使用传统的FPGA原型多天。
2022-08-09 cs.DC
Performance Analysis and Optimization of a Hybrid Distributed Reverse Time Migration Application
处理地震数据的应用程序采用可扩展的并行系统来产生及时的结果。为了充分利用新兴的处理器体系结构，应用程序将需要在节点内采用线程并行，并在节点之间传递消息。如今，MPI+OpenMP是此任务的首选编程模型。然而，为集群调优混合程序是困难的。性能工具可以帮助用户识别瓶颈并发现改进的机会。这张海报描述了我们应用Rice University的HPCToolkit和硬件性能计数器来深入了解在多核处理器集群上执行反向时间迁移（RTM）的MPI+OpenMP代码的经验。这些工具为我们提供了对域分解策略的有效性、线程并行性的使用以及单个内核中功能单元利用率的深入了解。通过应用从工具中获得的见解，我们能够将RTM代码的性能提高约30%。
2016-03-12 cs.DC
Calculation of Stochastic Heating and Emissivity of Cosmic Dust Grains with Optimization for the Intel Many Integrated Core Architecture
宇宙尘埃粒子有效地减弱了星光。它们对星光的吸收产生了从近红外到远红外的发射光谱，这取决于尘埃颗粒的大小和性质，以及加热辐射场的光谱。近红外到中红外由非常小的颗粒的发射主导。然而，模拟这些粒子对星光的吸收在计算上是昂贵的，并且是处理恒星对尘埃加热的自洽辐射输运代码的一个重要瓶颈。在本文中，我们总结了计算宇宙尘埃的随机发射率的形式主义，这是在早期的作品中开发的，并提出了一个新的库HEATCODE实现这种形式主义的计算任意颗粒的性质和加热辐射场。我们的库是高度优化的通用处理器与多个核心和向量指令，分层内存缓存结构。HEATCODE库还可以在实现英特尔多集成核心（英特尔MIC）架构的协处理器卡上高效运行。我们将详细讨论我们为优化英特尔MIC架构而采取的优化步骤，这些步骤也显著提高了通用处理器上代码的性能，并为每个步骤提供代码示例和性能基准测试。单个英特尔至强融核协处理器（英特尔MIC架构）上的HEATCODE库性能大约是通用双路多核处理器系统的2倍，而标称功耗大致相同。该库支持异构计算采用主处理器同时与多个协处理器，可以很容易地纳入现有的辐射传输代码。
2013-11-19 astro-ph.GA astro-ph.IM cs.DC
