Propositional logic with short-circuit evaluation: a non-commutative and a commutative variant
Section Theory of Computer Science, Informatics Institute（计算机科学理论系，信息学研究所）；Faculty of Science, University of Amsterdam（阿姆斯特丹大学理学院）
本文研究了在左到右评估假设下，哪些逻辑定律可以公理化短路求值，探讨了非交换性和交换性变体逻辑的差异及特性。
2018-10-04 cs.LO
Satisfiability of Short Circuit Logic
在程序设计语言中常见的逻辑连接词与它们的数学对应物相似，但由于它们的短路行为而不同-当计算它们时，只有当第一个参数不足以确定结果时，才计算第二个参数。结合副作用的可能性，这就产生了一种不同类型的逻辑，称为短路逻辑。对这种逻辑的更深入的理论理解可以导致更有效的编程和更快的程序执行。本文讨论了短路逻辑中的公式可满足性问题。给出了基于赋值代数的评价的形式定义，以及基于赋值路径的另一种定义。然后证明了伴随的可满足性和“路径可满足性”是等价的，并给出了路径可满足性的实现。虽然可以识别五种类型的赋值代数，但只有三种对应类型的赋值路径。由此得出关于可满足性和副作用的结论;在分析可满足性时，副作用改变真值的方式是相关的，但副作用本身不是。
2015-10-17 cs.LO
A Majority Logic Synthesis Framework For Single Flux Quantum Circuits
Exascale计算及其相关应用程序需要提高效率。基于半导体晶体管的电路（STbC）一直在努力提高GHz频率，同时处理功耗问题。作为STbC的替代品，超导电子（SCE）技术中的单通量量子（SFQ）逻辑有望以超低功耗实现更高的时钟频率。然而，其量化的基于脉冲的操作和高环境要求，工艺变化和其他SFQ特定的非理想性是SFQ电路的逻辑错误的重要原因。最小化上述误差源的影响的合适方法是最小化电路中的约瑟夫森结（JJ）的数量，因此是大型SFQ电路设计流程的重要部分。本文提出了一种新的SFQ逻辑综合框架，给出了一个网表，提供了一个自动映射解决方案，包括多数（MAJ）逻辑的目标是最大限度地减少JJ的数量，同时迎合独特的特点和要求的设计。我们的实验证实，我们的合成框架显着优于最先进的学术SFQ技术映射器，即减少JJ的数量平均35.0%。
2023-01-25 cs.LO
A Logic Programming Framework for Combinational Circuit Synthesis
逻辑程序设计语言和组合电路综合工具共享共同的“逻辑公式上的组合搜索”背景。本文试图重新连接这两个领域的一个新的外观在Prolog编码的组合对象参与电路综合。同时受益于Prolog的快速统一算法和内置的回溯机制，我们的搜索算法的效率是通过使用并行位串操作与逻辑变量相等传播，作为一个映射机制，从主输入的候选叶-DAG实现组合电路规范的叶子，确保。在对各种最小库进行详尽的表达性比较之后，令人惊讶的是，严格布尔不等式“<”与常量函数“1”一起也具有小晶体管数实现，与仅NAND或NOR库竞争。作为一个实际的结果，一个更现实的电路综合器的实现，结合重写为基础的简化（<，1）电路与穷举叶DAG电路搜索。保留字：逻辑编程和电路设计，组合对象生成，精确组合电路综合，通用布尔逻辑库，符号重写，最小晶体管数电路综合
2008-04-14 cs.CE cs.DM cs.LO
Symmetric Circuits for Rank Logic
带秩不动点逻辑（FPR）是带计数不动点逻辑（FPC）的扩展，其运算符用于计算有限域上矩阵的秩。FPR的表达能力适当地扩展了FPC的表达能力，并包含在PTime中，但不知道是否被适当地包含。我们根据具有秩门的对称电路族给出了FPR的电路表征，沿着[Anderson and Dawar 2017]给出的FPC的线路。这需要开发一个广泛的电路框架，其中各个门计算不对称的函数（即，在其输入的所有排列下不变）。在FPC的情况下，电路和逻辑的等价性的证明在很大程度上依赖于单个门计算这样的对称函数的假设，因此需要新的技术来使FPR工作。
2020-08-19 cs.CC cs.LO
Exact Synthesis of 3-Qubit Quantum Circuits from Non-Binary Quantum Gates Using Multiple-Valued Logic and Group Theory
我们提出了一种方法来优化合成量子电路从非置换量子门，如受控平方根的非（即受控V）。我们的方法减少了合成问题的多值优化，并使用群论。我们设计了一种新的技术，将量子逻辑综合问题从一个多值约束优化问题转化为一个群置换问题。变换使我们能够利用群论来利用综合问题的性质。假设每个两量子比特门的代价为1，我们找到了所有量子代价为4，5，6等的可逆电路，并给出了用量子门实现这些可逆电路的另一种算法。
2007-10-25 cs.LO
Design Methods for Polymorphic Combinational Logic Circuits based on the Bi_Decomposition Approach
多态电路是一种特殊的数字逻辑器件，具有多种内置功能。在不同的环境中，多态电路将执行不同的功能。采用进化算法、二叉决策图（BDD）和多路复用方法设计多态电路。然而，进化方法面临的可扩展性问题。BDD方法消耗太多的门资源。用多路复用方法建立的多态电路很少包含多态门。本文在传统的双分解电路设计方法的基础上，提出了两种多态电路的设计方法：Poly_Bi_Decomposition方法和Transformation&Bi_Decomposition方法。Poly_Bi_Decomposition方法可以设计相对较大的“与”门有效的多态电路，具有较高的多态门百分比。变换和双分解方法可以利用传统的电路设计方法和工具，如双分解，直接设计多态电路。实验结果表明，所提出的方法具有良好的性能。
2017-09-10 cs.ET cs.LO
Bounds for Quantum Circuits using Logic-Based Analysis
该研究探索用SMT求解器扩展量子电路验证方法，提出组合验证分解证明义务和线性过近似处理门效应两种策略，并通过示例演示其在汉明重量保持性证明中的应用。
2024-11-28 cs.LO cs.SE
Formal Analysis of the Biological Circuits using Higher-order-logic Theorem Proving
合成生物学是一个跨学科的领域，它利用成熟的工程原理，从电气，控制和计算机系统，用于分析生物系统，如生物电路，酶，通路和控制器。传统上，这些生物系统，即，使用纸笔证明和基于计算机的模拟技术来分析遗传电路。然而，这些方法不能提供准确的结果，由于其固有的局限性，如人为的错误倾向，舍入误差和未经验证的算法存在于核心的工具，提供这样的分析。在本文中，我们提出使用高阶逻辑定理证明作为一种补充技术来分析这些系统，从而克服上述问题。特别是，我们提出了一个高阶逻辑的定理证明为基础的框架，正式的原因在合成生物学中使用的遗传电路。其主要思想是，首先，使用微分方程的遗传电路的连续动力学建模。下一步是从相应的框图表示中获得系统的传递函数。最后，使用拉普拉斯变换对这些基于微分方程的模型进行基于传递函数的分析。为了说明我们提出的框架的实际应用，我们正式分析蛋白质的激活和抑制表达的遗传电路。
2019-12-24 cs.LO
ReLo: a Dynamic Logic to Reason About Reo Circuits
关键系统需要高可靠性，并且存在于许多领域。这些系统的失败可能导致经济损失甚至生命损失。软件工程的标准技术不足以确保不存在不可接受的故障和/或满足关键需求。Reo是一种基于组件的建模语言，旨在提供一个框架来构建基于现有软件的软件，它已被广泛用于各种领域。它的形式语义提供了证明基于Reo模型的系统满足特定需求的基础（即，不存在死锁）。目前的逻辑推理方法，在Reo需要转换成一个逻辑框架的形式语义。ReLo是一个动态逻辑，自然包含了Reo的语义。它提供了一种在Reo电路上进行推理的方法。这项工作扩展了ReLo通过引入迭代算子，其公理化的可靠性和完整性证明。
2023-03-23 cs.LO
A temporal logic approach to modular design of synthetic biological circuits
我们提出了一种新的方法来设计一个合成的生物电路，其行为是指定的信号时序逻辑（STL）公式。我们首先展示了如何用STL公式描述模拟经典逻辑门（AND，NOT，OR）的生物模块的输入/输出行为。因此，我们提供了满足这些规格的参数空间的区域。给定一个STL规范的目标电路的设计和网络的组成部件，我们提出了一种方法来约束每个模块的行为，然后确定这些约束条件得到满足的参数空间的子集，也提供了一个衡量目标电路设计的鲁棒性。这种方法，它利用最近的结果的定量语义的信号时序逻辑，说明了合成的生物实现的半加法器。
2013-06-19 cs.ET cs.LO q-bio.QM
Logic Optimization Meets SAT: A Novel Framework for Circuit-SAT Solving
本文提出一种结合逻辑综合与强化学习的电路SAT预处理框架，通过成本定制的LUT映射优化电路结构，在工业级基准上实现最高63%的求解时间缩减。
2025-07-02 cs.LO
Conditional logic as a short-circuit logic
本文研究三值条件逻辑 CL 与短路逻辑的关系，刻画其左序列联结词所定义的逻辑，并给出 CL 的独立公理化。
2025-02-10 cs.LO
Logic Synthesis with Generative Deep Neural Networks
University College London（伦敦大学学院）；Huawei Noah’s Ark Lab（华为诺亚方舟实验室）
本文提出基于Circuit Transformer的逻辑综合重写算子ctrw，通过两阶段自改进训练并与先进重写技术集成，在IWLS 2023基准上验证了其有效性。
2024-06-07 cs.AI cs.LO
Methods of Class Field Theory to Separate Logics over Finite Residue Classes and Circuit Complexity
本文利用类域论中的谱分类与h-密度方法，证明了有限剩余类环一阶逻辑及其广义量词扩张之间的分离，并给出谱无h-密度的一般条件，从而为分离AC0到TC0的电路复杂性类提供逻辑依据。
2015-11-06 cs.LO
From Circuit Evidence to Mechanistic Theory: An Inductive Logic Approach
Department of Computer Science, University of Manchester（曼彻斯特大学计算机科学系）；Idiap Research Institute（Idiap研究机构）；CRUK National Biomarker Centre, University of Manchester（曼彻斯特大学癌症研究联盟国家生物标志物中心）
本文提出了一种基于归纳逻辑的方法，通过将电路解释视为归纳理论构建，为累积的机制科学提供形式化基础设施。该方法通过因果功能签名和建筑签名，明确机制主张，并在不同模型规模之间实现可移植性。
2026-05-20 cs.AI cs.LG cs.LO
Classical Control, Quantum Circuits and Linear Logic in Enriched Category Theory
本文通过富范畴理论为基于电路的量子函数式编程语言建立范畴模型，将电路语言嵌入宿主语言，并利用W*-代数范畴的dcpo-富结构扩展递归类型。
2020-03-09 cs.LO cs.PL math.CT
