VLSI加法器的单自旋逻辑实现
Single Spin Logic Implementation of VLSI Adders
摘要：
在单自旋逻辑（SSL）范例中，利用量子点（qd）和自旋极化扫描隧道显微镜（SPSTM）实现了一些重要的VLSI加法器电路。这些加法器电路之间的一个简单的比较表明，在SSL中的镜像加法器的实现并没有进行任何优势，CMOS加法器的复杂性和数量的量子点，相反的趋势，在他们的电荷为基础的同行。相反，SSL中的传输门加法器、静态和动态曼彻斯特进位门加法器降低了量子点的复杂度和数量，与晶体管加法器中所示的趋势相协调。
英文摘要：
Some important VLSI adder circuits are implemented using quantum dots (qd) and Spin Polarized Scanning Tunneling Microscopy (SPSTM) in Single Spin Logic (SSL) paradigm. A simple comparison between these adder circuits shows that the mirror adder implementation in SSL does not carry any advantage over CMOS adder in terms of complexity and number of qds, opposite to the trend observed in their charge-based counterparts. On the contrary, the transmission gate adder, Static and Dynamic Manchester carry gate adders in SSL reduce the complexity and number of qds, in harmony with the trend shown in transistor adders.
机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。
