设计者驱动的流水线模数转换器拓扑优化

Designer-Driven Topology Optimization for Pipelined Analog to Digital Converters

Yu-Tsun Chien, Dong Chen, Jea-Hong Lou, Gin-Kou Ma, Rob A. Rutenbar, Tamal Mukherjee

备注：: Submitted on behalf of EDAA (http://www.edaa.com/)
发表信息：: Dans Design, Automation and Test in Europe - DATE'05, Munich : Allemagne (2005)

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

摘要英文摘要相关论文

摘要：

本文提出了一种实用的“混合”综合方法，它集成了设计师推导的分析模型，系统级的描述与仿真为基础的模型在电路级。我们展示了如何优化级分辨率，以最大限度地降低流水线ADC的功耗。几种ADC配置的探索（通过详细的综合）被用来表明，4-3-2...对于采用0.25 $μ$ m CMOS工艺的13位40 MSPS转换器，分辨率分布使用的功耗最低。

英文摘要：

This paper suggests a practical "hybrid" synthesis methodology which integrates designer-derived analytical models for system-level description with simulation-based models at the circuit level. We show how to optimize stage-resolution to minimize the power in a pipelined ADC. Exploration (via detailed synthesis) of several ADC configurations is used to show that a 4-3-2... resolution distribution uses the least power for a 13-bit 40 MSPS converter in a 0.25 $μ$m CMOS process.

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

阅读原文

阅读 PDF ↗

arXiv 页面 ↗HTML 原文 ↗

本文内容

摘要英文摘要相关论文

机构、总结、中文摘要均由AI分析而来，可能存在错误，请以论文正文为准。

继续探索

相关论文

1.5用于神经视觉处理器的每级位8位流水线CMOS A/D转换器

1.5 bit-per-stage 8-bit Pipelined CMOS A/D Converter for Neuromophic Vision Processor

神经形态视觉处理器是视觉算法处理器在半导体上的电子实现。为了对世界进行成像，在视觉处理器中需要低功耗CMOS图像传感器阵列。图像传感器阵列通常通过光电二极管和模数转换器（ADC）形成。为了实现低功耗采集，需要一个低功耗中分辨率ADC。本文提出了一种基于0.18um CMOS工艺的1.8V、8位、166 MS/s流水线ADC。该ADC采用运算放大器共享结构以降低功耗，在功耗为38.9mW时，最大DNL为0.24 LSB，最大INL为0.35 LSB。在输入频率为10.4MHz时，SNDR为45.9dB，SFDR为50 dB，有效位为7.33bit。

2017-02-15cs.AR

低功耗9位流水线CMOS ADC及放大器和比较器共享技术

A Low-Power 9-bit Pipelined CMOS ADC with Amplifier and Comparator Sharing Technique

本文介绍了一种流水线模数转换器（ADC）采用功率和面积有效的架构。流水线的相邻级共享运算放大器。为了保证前级放大器的精度，采用了部分共享技术。所提出的方案的特点是，它也共享比较器。流水线的第一级的电容器沿着流水线按比例缩小，以进一步减小芯片面积及其功耗。一个9位20-MSamples/s ADC，用于多通道混合信号芯片，已通过Europractice在180-nm的CMOS工艺从UMC制造。当施加摆幅低于满量程1 dB的400 kHz输入信号时，原型ADC在20 MSamples/s采样速率下的无杂散动态范围为58.5 dB。在相同条件下，有效位数为8.0。ADC的有效面积为0.4 mm 2，功耗为8.6 mW（1.8 V电源）。

2012-10-10cs.ARphysics.ins-det

VLSI实现新型高速流水线数字信号处理滤波器

VLSI Implementation of Novel Class of High Speed Pipelined Digital Signal Processing Filter for Wireless Receivers

对具有高信噪比（SNR）的高性能收发器的需求已经驱使通信系统利用被识别为过采样系统的最新技术。它是通信系统中最经济的调制器和抽取器。它已被证明可以提高信噪比，并用于许多高性能系统，如无线收发器的模数转换器（ADC）。本研究工作提出了一种新的抽取类的设计和它的VLSI实现，它是过采样技术中的子组件。设计并实现了抽取级的主要单元级联积分梳状滤波器、半带滤波器和下降校正电路。在Xilinx ISE环境下的Verilog HDL代码已经被推导出来，以描述所提出的先进CIC滤波器的特性。最后，利用Virtex-II FPGA板在实际硬件上实现并测试了该设计。相应地执行ASIC设计实现，并产生功率和面积测量的片上核心布局。该设计重点考虑了高速和低功耗之间的平衡以及满足无线通信系统的芯片实现的硅面积和高分辨率。综合报告显示，最大时钟频率为332 MHz，有效内核面积为0.308 x 0.308 mm 2。可以得出结论，建议的滤波器结构的VLSI实现是一个使能器，在解决问题，影响DSP应用程序的通信能力。

2018-06-09cs.AReess.SP

ACTreS：模拟时钟树合成

ACTreS: Analog Clock Tree Synthesis

本文描述了一种图论形式和流程，在很大程度上，自动化的采样数据模拟电路（SDAC）中的时钟树的设计。目前SDAC时钟树设计的实践是一个手工的过程，这是耗时和容易出错。然而，数字域中的时钟树设计是完全自动化的，并且由时钟树合成（CTS）软件执行。尽管关键的差异，SDAC时钟树的设计问题有基本的相似之处，其数字对应。我们利用这些相似之处，并建立了一个设计流程和工具集，它使用商业数字CTS软件作为中间步骤。我们将使用0.18微米10位60 MHz 2级流水线差分输入Flash模数转换器作为测试电路来解释我们的流程。

2021-08-29cs.AR

基于分布式算法的FIR滤波器硬件结构优化的柔性设计

A Flexible Design for Optimization of Hardware Architecture in Distributed Arithmetic based FIR Filters

FIR滤波器用于许多性能/功率关键应用，例如移动通信设备、模数转换器和数字信号处理应用。设计适当的FIR滤波器通常会导致滤波器阶数的增加。如何设计出具有合理延迟、面积和功耗的高阶FIR滤波器成为硬件设计者面临的一个重要挑战。在很多情况下，高阶滤波器的复杂性导致整体设计的约束不能得到满足。本文提出了一种高效的基于分布式算法（DA）的FIR滤波器硬件结构。该架构基于查找表（LUT）和压缩器的优化组合。通过一组动态规划优化算法得到系统级的优化解。实验结果表明，与以前的DA结构相比，所提出的设计的延迟成本在16%-62.5%之间。

2014-03-18cs.AR

利用神经网络启发的模数转换技术实现低精度RRAM器件的超分辨率

Neural Network-Inspired Analog-to-Digital Conversion to Achieve Super-Resolution with Low-Precision RRAM Devices

Washington University（华盛顿大学）

最近的工作提出了神经网络-（NN-）启发的模数转换器（NADC），并证明了它们在许多新兴应用中的巨大潜力。这些NNADC通常依赖于电阻式随机存取存储器（RRAM）器件来实现NN操作，并且需要高精度RRAM单元（6~12位）来实现适度的量化分辨率（4~8位）。然而，RRAM阵列在大规模生产过程中的制造数据并不支持RRAM分辨率的这种乐观假设。在本文中，我们提出了一种基于低精度RRAM器件的NN启发的超分辨率ADC，利用协同设计方法，结合了流水线硬件架构与自定义NN训练框架。SPICE仿真结果表明，该方法能够有效地利用3位RRAM器件实现14位超分辨率ADC的鲁棒设计，并具有更高的功耗和速度性能以及具有竞争力的品质因数（FoM）。除了线性均匀量化之外，所提出的ADC还可以支持可配置的高分辨率非线性量化，具有高转换速度和低转换能量，为近传感器分析和处理提供未来的智能模拟到信息接口。

2019-11-28cs.ARcs.ETcs.LG